公开(公告)号：CN110277447B

公开(公告)日：2022-09-20

申请号：CN201810920822.X

申请日：2018-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志平 ,  陈昭成 ,  林志忠 ,  杨棋帏

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供了包括在栅极结构的不同部分具有不同轮廓的栅极结构的半导体器件结构。在一些实例中，半导体器件包括鳍结构，位于衬底上；源极/漏极结构，位于鳍结构上；以及栅极结构，位于鳍结构上方并沿着鳍结构的侧壁。源极/漏极结构邻近栅极结构。栅极结构具有顶部和底部，顶部具有第一侧壁轮廓，底部具有不同于第一侧壁轮廓的第二侧壁轮廓。本发明的实施例还涉及用于半导体器件的具有期望轮廓的栅极结构。

公开(公告)号：CN108122753A

公开(公告)日：2018-06-05

申请号：CN201710368883.5

申请日：2017-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘季康 ,  吴松勋 ,  林志忠 ,  叶明熙 ,  林焕哲

IPC: H01L21/3213 ,  H01L21/311

Abstract: 为图案化栅极，先沉积芯材并图案化芯材。在一实施例中，上述图案化芯材的方法为进行第一蚀刻工艺以得粗略的目标，接着进行蚀刻参数不同的第二蚀刻工艺以得精确的目标。芯之后可用于形成间隔物，且间隔物接着可作为图案化栅极的掩模。

公开(公告)号：CN107424932A

公开(公告)日：2017-12-01

申请号：CN201710286253.3

申请日：2017-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志翰 ,  林志忠 ,  李俊鸿

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 一种方法的实施例，包括在衬底的第一区中形成第一鳍并且在衬底的第二区中形成第二鳍，在衬底上形成第一隔离区，第一隔离区围绕第一鳍和第二鳍，在第一鳍上方形成第一伪栅极并且在第二鳍上方形成第二伪栅极，第一伪栅极和第二伪栅极具有相同的纵向轴线，用第一替换栅极替换第一伪栅极并且用第二替换栅极替换第二伪栅极，在第一替换栅极和第二替换栅极之间形成第一凹槽，以及在第一凹槽中填充绝缘材料以形成第二隔离区。本发明实施例涉及FinFET结构及其形成方法。

公开(公告)号：CN104851913A

公开(公告)日：2015-08-19

申请号：CN201410338643.7

申请日：2014-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  陈建颖 ,  林志忠 ,  林志翰 ,  张永融

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/26586 ,  H01L21/32133 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供了一种场效应晶体管(FET)结构。在一些实施例中，场效应晶体管(FET)结构包括第一半导体结构和栅极结构。第一半导体结构包括沟道区以及源极区和漏极区。源极区和漏极区分别形成在沟道区的相对两端。栅极结构包括中心区和基脚区。中心区形成在第一半导体结构上方。在中心区的相对两侧并且沿着中心区邻近于第一半导体结构的位置形成基脚区。本发明还提供了一种形成晶体管的方法。

公开(公告)号：CN101656206B

公开(公告)日：2011-11-02

申请号：CN200910165876.0

申请日：2009-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志忠 ,  林益安 ,  陈嘉仁

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/02071 ,  H01L21/28088 ,  H01L21/31122 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659

Abstract: 本发明提供一种形成半导体元件及其金属栅极堆叠的方法，包括下列步骤：于一蚀刻腔室内，通过一图案化掩模的定义栅极区的开口对一半导体基底进行一第一干蚀刻步骤，以移除位于该半导体基底上的一多晶硅层及一金属栅极层；于该蚀刻腔室内提供一水蒸汽至该半导体基底，以移除位于该半导体基底上的一盖层；以及于该蚀刻腔室内对该半导体基底进行一第二干蚀刻步骤，以移除一高介电常数(high k)介电材料层。本发明具有工艺简单、制造周期短及有效降低成本的优点。

公开(公告)号：CN101997027A

公开(公告)日：2011-03-30

申请号：CN201010226315.X

申请日：2010-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  林志忠 ,  林益安 ,  林日泽 ,  陈昭成 ,  陈嘉仁 ,  张文

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L29/6656

Abstract: 本发明提供一种场效应晶体管及其栅结构，场效应晶体管的栅结构包括：一栅电极层；一栅绝缘层，位于该栅电极层之下，且于该栅电极层的相反侧上具有底脚区；以及一密封层，位于该栅结构的侧壁上，其中该密封层覆盖于该底脚区上的一较低部分的一厚度小于该密封层位于该栅电极层的侧壁上的一较高部分的一厚度。本发明所形成的半导体元件(晶体管)的密封结构在基底表面中几乎不具有凹陷。

公开(公告)号：CN101794711A

公开(公告)日：2010-08-04

申请号：CN200910169145.3

申请日：2009-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林益安 ,  陈嘉仁 ,  陈建豪 ,  黄国泰 ,  陈薏新 ,  林志忠 ,  林毓超

IPC: H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/823828 ,  H01L21/3221 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明提供一种半导体元件的制造方法，包括：于一基底前侧上的半导体基底的上方形成一界面层；于该界面层上形成高介电常数(high-k)介电层；于该高介电常数介电层上形成一盖层；于该盖层上形成一金属层；于该金属层上形成一第一多晶硅层；以及于该基底背侧上的半导体基底的上方形成一第二多晶硅层。

公开(公告)号：CN101673686A

公开(公告)日：2010-03-17

申请号：CN200910171765.0

申请日：2009-09-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  陈嘉仁 ,  林益安 ,  林志忠

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L21/28123 ,  H01L21/31138

Abstract: 本发明提供一种半导体元件及其金属栅极堆叠的形成方法，包括：于一基底上形成一第一材料层；于该第一材料层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该第一材料层施行一蚀刻步骤；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。本发明能够克服氧气等离子体的移除所造成的金属层的氧化及起始氧化层的再成长的问题。再者，本发明还能够克服金属栅极的氧化、氧渗透至high k介电材料层及起始氧化层再成长的问题。

公开(公告)号：CN101667541A

公开(公告)日：2010-03-10

申请号：CN200910168185.6

申请日：2009-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志忠 ,  林益安 ,  陈嘉仁

IPC: H01L21/28

CPC classification number: H01L21/28123 ,  H01L21/0206 ,  H01L21/02071 ,  H01L21/31111

Abstract: 本发明提供一种半导体装置的金属栅极堆叠的形成方法。此方法包含对一基材进行一第一蚀刻工艺来移除在该基材上的多晶硅层及金属层；对该基材使用一稀释的氢氟酸来移除高分子残余物；随后对该基材使用一包含盐酸、过氧化氢及水的清洁溶液；进行一含有稀释盐酸的湿式蚀刻工艺来移除盖层；以及对该基材进行一第二蚀刻工艺来移除高介电常数材料层。本发明能够移除在形成栅极堆叠过程中形成的高分子残余物，并且还易于移除该过程中形成的盖层。

公开(公告)号：CN101656206A

公开(公告)日：2010-02-24

申请号：CN200910165876.0

申请日：2009-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志忠 ,  林益安 ,  陈嘉仁

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/02071 ,  H01L21/28088 ,  H01L21/31122 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659

Abstract: 本发明提供一种形成半导体元件及其金属栅极堆叠的方法，包括下列步骤：于一蚀刻腔室内，通过一图案化掩模的定义栅极区的开口对一半导体基底进行一第一干蚀刻步骤，以移除位于该半导体基底上的一多晶硅层及一金属栅极层；于该蚀刻腔室内提供一水蒸汽至该半导体基底，以移除位于该半导体基底上的一盖层；以及于该蚀刻腔室内对该半导体基底进行一第二干蚀刻步骤，以移除一高介电常数(high k)介电材料层。本发明具有工艺简单、制造周期短及有效降低成本的优点。