-
公开(公告)号：CN111952248B
公开(公告)日：2025-02-07
申请号：CN202010402521.5
申请日：2020-05-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供半导体装置及其形成方法。半导体装置包含第一全环绕式栅极晶体管位于基底的第一区上方以及第二全环绕式栅极晶体管位于基底的第二区上方。第一全环绕式栅极晶体管包含多个第一通道元件沿垂直于基底的顶表面的第一方向堆叠以及第一栅极结构位于多个第一通道元件上方。第二全环绕式栅极晶体管包含多个第二通道元件沿平行于基底的顶表面的第二方向堆叠以及第二栅极结构位于多个第二通道元件上方。多个第一通道元件和多个第二通道元件包含具有第一晶面和不同于第一晶面的第二晶面的半导体材料。第一方向垂直于第一晶面，且第二方向垂直于第二晶面。
-
公开(公告)号：CN112582402B
公开(公告)日：2024-12-24
申请号：CN202010398424.3
申请日：2020-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种制造器件的方法，包括在第一器件类型区域中提供第一鳍并且在第二器件类型区域中提供第二鳍。第一鳍和第二鳍中的每个包括多个半导体沟道层。在第一鳍和第二鳍中的每个的相对侧上执行STI区域的两步凹陷，以暴露出第一鳍的第一数量的半导体沟道层和第二鳍的第二数量的半导体沟道层。第一栅极结构形成在第一器件类型区域中，并且第二栅极结构形成在第二器件类型区域中。第一栅极结构形成在具有第一数量的暴露的半导体沟道层的第一鳍上方，并且第二栅极结构形成在具有第二数量的暴露的半导体沟道层的第二鳍上方。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN113299650B
公开(公告)日：2024-11-29
申请号：CN202110315835.6
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 公开了在半导体器件的背侧上形成的互连结构中形成去耦电容器的方法以及包含该去耦电容器的半导体器件。在实施例中，器件包括：包括第一晶体管的器件层；位于该器件层的前侧上的第一互连结构；位于该器件层的背侧上的第二互连结构，第二互连结构包括位于该器件层的背侧上的第一介电层；穿过第一介电层延伸到第一晶体管的源极/漏极区的接触件；第一导电层，第一导电层包括经由该接触件电连接到第一晶体管的源极/漏极区的第一导电线；以及与第一导电线相邻的第二介电层，第二介电层包括k值大于7.0的材料，第一去耦电容器包括第一导电线和第二介电层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113314520B
公开(公告)日：2024-06-07
申请号：CN202011262547.0
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/822
Abstract: 本发明的实施例涉及一种半导体器件，包括：衬底；两个源极/漏极(S/D)区，位于衬底上方；沟道区，位于两个S/D区之间，并且包括半导体材料；沉积的电容器材料(DCM)层，位于沟道区上方；介电层，位于DCM层上方；以及金属栅极电极层，位于介电层上方。本发明的实施例还涉及一种形成半导体器件的方法。
-
公开(公告)号：CN113299733B
公开(公告)日：2024-04-30
申请号：CN202110197939.1
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088 , H01L21/8234 , H01L21/336 , H01L21/28 , B82Y40/00
Abstract: 根据本公开的半导体器件包括：鳍结构，位于衬底上方；竖直堆叠的硅纳米结构，设置在鳍结构上方；隔离结构，设置在鳍结构周围；含锗界面层，包围在每一个竖直堆叠的硅纳米结构周围；栅极介电层，包围在含锗界面层周围；以及栅电极层，包围在栅极介电层周围。本申请的实施例提供了半导体器件、半导体结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN111261521B
公开(公告)日：2023-09-22
申请号：CN201911202741.7
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 在实施例中，形成半导体器件的方法包括：在衬底中形成第一凹槽和第二凹槽；在第一凹槽中生长第一外延材料堆叠件，该第一外延材料堆叠件包括第一半导体材料和第二半导体材料的交替层，第一外延材料堆叠件的层是未掺杂的；在第二凹槽中生长第二外延材料堆叠件，该第二外延材料堆叠件包括第一半导体材料和第二半导体材料的交替层，第二外延材料堆叠件的第一子集是未掺杂的，第二外延材料堆叠件的第二子集是掺杂的；图案化第一外延材料堆叠件和第二外延材料堆叠件，以分别形成第一纳米线和第二纳米线；以及围绕第一纳米线形成第一栅极结构，围绕第二纳米线形成第二栅极结构。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113284951B
公开(公告)日：2023-08-25
申请号：CN202110137733.X
申请日：2021-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本文公开了表现出减小的寄生电容和因此改善的性能的鳍式场效应晶体管(FinFET)。FinFET具有集成至它们的栅极结构中的栅极空气间隔件。示例性晶体管包括：鳍；以及栅极结构，设置在第一外延源极/漏极部件和第二外延源极/漏极部件之间的鳍上方。栅极结构包括栅电极、栅极电介质以及设置在栅极电介质和栅电极的侧壁之间的栅极空气间隔件。本申请的实施例还涉及晶体管及其形成方法。
-
公开(公告)号：CN113113490B
公开(公告)日：2023-07-21
申请号：CN202011635419.6
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种形成半导体结构的方法包括提供一种结构，具有衬底、鳍部、源极/漏极(S/D)部件、与鳍部的侧壁相邻的隔离结构、在第一介电层上并且连接S/D部件的一个或多个沟道层以及接合一个或多个沟道层的栅极结构。方法还包括从结构的背面减薄结构直到鳍部被暴露以及选择性地蚀刻鳍部以形成沟槽，沟槽暴露S/D部件的表面、第一介电层和隔离结构。方法还包括在S/D部件上形成硅化物部件以及在硅化物部件上但不在第一介电层和隔离结构的表面上沉积抑制剂，在隔离结构和第一介电层的表面上但不在抑制剂上沉积介电衬垫层，以及选择性地去除抑制剂。本发明的实施例还提供了一种半导体结构。
-
公开(公告)号：CN110970506B
公开(公告)日：2023-04-28
申请号：CN201910931780.4
申请日：2019-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开实施例提供一种半导体装置及其形成方法。上述半导体装置包括第一晶体管，形成在半导体装置的第一区。第一晶体管包括第一通道结构，在第一晶体管的源极端与漏极端之间延伸。第一晶体管包括第二通道结构，在半导体装置的基板上方的垂直方向，第二通道结构堆叠在第一通道结构上。第一晶体管还包括第一栅极结构，以位于第一通道结构与第二通道结构之间的第一金属盖，绕着第一通道结构与第二通道结构。第一金属盖的功函数异于第一栅极结构的其他部分的功函数。
-
公开(公告)号：CN109216428B
公开(公告)日：2023-01-06
申请号：CN201711344639.1
申请日：2017-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/04 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体结构。该半导体结构包括：半导体衬底，具有第一区域和第二区域；第一半导体材料的第一鳍式有源区域，设置在第一区域内，定向为第一方向，其中，第一鳍式有源区域具有沿着第一方向的 晶体方向；以及第二半导体材料的第二鳍式有源区域，设置在第二区域内，并且定向为第一方向，其中，第二鳍式有源区域具有沿着第一方向的 晶体方向。本发明还提供了半导体结构的制造方法。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.097 seconds)
