-
公开(公告)号：CN109244060A
公开(公告)日：2019-01-18
申请号：CN201711246518.3
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 本发明的实施例提供了半导体器件及其形成方法。一种半导体器件包括衬底、衬底上方的电介质层、嵌入电介质层中的第一电阻器元件、嵌入电介质层中的第二电阻器元件、衬底中的第一掺杂阱以及衬底中的第二掺杂阱，其中，第一掺杂阱与第一电阻器元件对准，第二掺杂阱与第二电阻器元件对准，第二掺杂阱与第一掺杂阱是非连续的。
-
公开(公告)号：CN116344533A
公开(公告)日：2023-06-27
申请号：CN202310193144.2
申请日：2023-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/82 , H01L21/768 , H01L21/67
Abstract: 本申请的实施例提供了集成电路系统及形成集成电路的方法。示例性方法包括接收包括晶体管和多层互连的标准单元的器件布局。多层互连件包括电源线、信号线、连接到电源线和晶体管的源极的源极接触件、以及连接到信号线中的一个和晶体管的漏极的漏极接触件。该方法包括修改标准单元的器件布局。例如，如果标准单元的性能对与电源相关的特征敏感，则扩大电源线和源极接触件，并且缩小信号线和漏极接触件。如果标准单元的性能对与信号相关的特征敏感，则缩小电源线和源极接触件，并且扩大信号线和漏极接触件。在修改器件布局之后，标准单元的单元高度相同。
-
Patent Agency Ranking
公开(公告)号：CN115274556A
公开(公告)日：2022-11-01
申请号：CN202210803831.7
申请日：2022-07-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/784 , H01L27/06
Abstract: 集成电路包括第一单元、第二单元、缓冲区域和第一电源轨。第一单元包括在第一方向上延伸的第一鳍组。第一鳍组的每个鳍对应于第一晶体管组的晶体管。第二单元包括在第一方向上延伸的第二鳍组。第二鳍组的每个鳍对应于第二晶体管组的晶体管。第二鳍组在第二方向上与第一鳍组分隔开。缓冲区域位于第一单元和第二单元之间。第一电源轨在第一方向上延伸，并且至少与缓冲区域重叠。第一电源轨位于第一金属层中，并且配置为供给第一电压。本申请的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN115939123A
公开(公告)日：2023-04-07
申请号：CN202210815285.9
申请日：2022-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L27/092
Abstract: 半导体结构包括沿着列方向彼此相邻布置并且分别具有第一单元高度和第二单元高度的第一单元和第二单元。每个单元包括沿着垂直于列方向的行方向纵向延伸的至少一个半导体有源区。该结构还包括位于第一单元和第二单元上方的金属迹线的阵列。金属迹线通过沿着行方向具有半间距分辨率Rrow的光刻工艺形成。金属迹线沿着行方向的第一间距大于或者等于2Rrow。金属迹线的至少三行位于处于第一单元和第二单元正上方、并且具有等于第一单元高度和第二单元高度之和的高度的区域中。金属迹线的一行设置成横跨第一单元和第二单元的单元边界。本申请的实施例涉及集成电路布局。
-
公开(公告)号：CN109244060B
公开(公告)日：2020-09-18
申请号：CN201711246518.3
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 本发明的实施例提供了半导体器件及其形成方法。一种半导体器件包括衬底、衬底上方的电介质层、嵌入电介质层中的第一电阻器元件、嵌入电介质层中的第二电阻器元件、衬底中的第一掺杂阱以及衬底中的第二掺杂阱，其中，第一掺杂阱与第一电阻器元件对准，第二掺杂阱与第二电阻器元件对准，第二掺杂阱与第一掺杂阱是非连续的。
-
公开(公告)号：CN222106715U
公开(公告)日：2024-12-03
申请号：CN202420433313.5
申请日：2024-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , B82Y40/00
Abstract: 本公开提供一种半导体装置。所述半导体装置包括第一反相器及第二反相器。第一反相器包括第一p型晶体管及第一n型晶体管。第一p型晶体管包括多个第一纳米结构，且多个第一纳米结构具有第一宽度。第一n型晶体管包括多个第二纳米结构，多个第二纳米结构具有第二宽度，且第二宽度不同于第一宽度。第二反相器包括第二p型晶体管及第二n型晶体管。第二p型晶体管包括多个第三纳米结构，多个第三纳米结构具有第三宽度，且第三宽度不同于第一宽度。第二n型晶体管包括多个第四纳米结构，多个第四纳米结构具有第四宽度，且第四宽度不同于第三宽度及第二宽度。
-
公开(公告)号：CN221008951U
公开(公告)日：2024-05-24
申请号：CN202321890164.7
申请日：2023-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/02 , H01L29/423
Abstract: 一种集成电路，包括：第一标准单元，整合有第一pFET以及第一nFET；第一栅极、第二栅极，以及第三栅极，沿着第一方向纵向地定向，并且配置于第一标准单元中；位在第一栅极上的第一栅极接点，在第一栅极两个相对的边缘上与两个S/D接点相邻；位在第二栅极的第二栅极接点，在第二栅极的一个边缘上与一个S/D接点相邻；以及位在第三栅极上的第三栅极接点，其周围没有任何S/D接点。第一、第二，以及第三栅极接点分别沿着与第一方向正交的第二方向延伸第一尺寸、第二尺寸，以及第三尺寸；第一尺寸小于第二尺寸，第二尺寸小于第三尺寸。
-
-
-
-
-
-
Search Results
7
records
(took 0.038 seconds)
