-
公开(公告)号：CN105321820A
公开(公告)日：2016-02-10
申请号：CN201410657096.9
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335
Abstract: 本发明提供一种制造半导体器件的方法。接收用于半导体器件的第一布局设计。第一布局设计包括多条栅极线和与栅极线重叠的有源区。有源区包括至少一个有角拐角，该有角拐角邻近栅极线中的至少一条设置。通过光学邻近修正(OPC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角。之后，基于第二布局设计制造半导体器件。本发明还涉及通过OPC修改布局设计以降低拐角圆化效应。
-
公开(公告)号：CN103123901A
公开(公告)日：2013-05-29
申请号：CN201210109830.9
申请日：2012-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78
CPC classification number: H01L27/0207 , H01L21/0274 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L27/092 , H01L29/41775 , H01L29/42356 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成多个伪栅极。伪栅极沿着第一轴延伸。该方法包括在伪栅极上方形成掩模层。掩模层限定沿着不同于第一轴的第二轴延伸的伸长开口。开口暴露出伪栅极的第一部并保护伪栅极的第二部。开口的尖端部的宽度大于开口的非尖端部的宽度。采用光学邻近校正(OPC)工艺形成掩模层。该方法包括用多个第一金属栅极替换伪栅极的第一部。该方法包括用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部。本发明提供了N/P边界效应减小的金属栅极晶体管。
-
公开(公告)号：CN105321820B
公开(公告)日：2018-09-14
申请号：CN201410657096.9
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335
Abstract: 本发明提供一种制造半导体器件的方法。接收用于半导体器件的第一布局设计。第一布局设计包括多条栅极线和与栅极线重叠的有源区。有源区包括至少一个有角拐角，该有角拐角邻近栅极线中的至少一条设置。通过光学邻近修正(OPC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角。之后，基于第二布局设计制造半导体器件。本发明还涉及通过OPC修改布局设计以降低拐角圆化效应。
-
公开(公告)号：CN103123901B
公开(公告)日：2016-02-24
申请号：CN201210109830.9
申请日：2012-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78
CPC classification number: H01L27/0207 , H01L21/0274 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L27/092 , H01L29/41775 , H01L29/42356 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成多个伪栅极。伪栅极沿着第一轴延伸。该方法包括在伪栅极上方形成掩模层。掩模层限定沿着不同于第一轴的第二轴延伸的伸长开口。开口暴露出伪栅极的第一部并保护伪栅极的第二部。开口的尖端部的宽度大于开口的非尖端部的宽度。采用光学邻近校正(OPC)工艺形成掩模层。该方法包括用多个第一金属栅极替换伪栅极的第一部。该方法包括用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部。本发明提供了N/P边界效应减小的金属栅极晶体管。
-
-
-
Search Results
4
records
(took 0.025 seconds)
