公开(公告)号：CN111884632B

公开(公告)日：2024-06-11

申请号：CN202010294845.1

申请日：2020-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宛彦 ,  詹媛如 ,  陈柏廷

IPC: H03K17/08

Abstract: 本发明的实施例涉及集成电路系统、缓冲器电路及其方法，缓冲器电路，包括与输入端子和输出端子之间的缓冲器串联耦合的输入端子、输出端子、缓冲器以及RC电路。其中，RC电路配置为相对于在输入端子处接收的输入信号的逻辑电压电平之间的转换时间，增加在输出端子处生成的输出信号的逻辑电压电平之间的转换时间，并且输出信号的转换时间是基于输入信号的逻辑反相的持续时间。

公开(公告)号：CN111884632A

公开(公告)日：2020-11-03

申请号：CN202010294845.1

申请日：2020-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宛彦 ,  詹媛如 ,  陈柏廷

IPC: H03K17/08

Abstract: 本发明的实施例涉及集成电路系统、缓冲器电路及其方法，缓冲器电路，包括与输入端子和输出端子之间的缓冲器串联耦合的输入端子、输出端子、缓冲器以及RC电路。其中，RC电路配置为相对于在输入端子处接收的输入信号的逻辑电压电平之间的转换时间，增加在输出端子处生成的输出信号的逻辑电压电平之间的转换时间，并且输出信号的转换时间是基于输入信号的逻辑反相的持续时间。