-
公开(公告)号：CN110875188A
公开(公告)日：2020-03-10
申请号：CN201910768353.9
申请日：2019-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8234
Abstract: 本公开提供半导体装置的形成方法。装置的形成方法为提供含硅的基板，且基板具有半导体鳍状物自主要表面凸起。形成衬垫层与浅沟槽隔离区，以与半导体鳍状物相邻。沉积硅盖于半导体鳍状物上。硅盖由半导体鳍状物上的结晶硅层，以及该衬垫层与该浅沟槽隔离区上的非晶硅部分所组成。进行氯化氢蚀刻烘烤工艺，以移除衬垫层与浅沟槽隔离区上的非晶硅部分。
-
公开(公告)号：CN104051525B
公开(公告)日：2016-12-28
申请号：CN201310241934.X
申请日：2013-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66795 , H01L29/0657 , H01L29/6659 , H01L29/7833 , H01L29/7848 , H01L29/785
Abstract: 本发明涉及源极/漏极中带有底部SiGe层的FinFET，提供了一种FinFET包括：衬底；鳍结构，位于衬底上；源极，位于鳍结构中；漏极，位于鳍结构中；沟道，位于鳍结构中，在源极与漏极之间；栅极介电层，位于沟道上方；以及栅极，位于栅极介电层上方。源极和漏极中的至少一个包括底部SiGe层。
-
公开(公告)号：CN104051525A
公开(公告)日：2014-09-17
申请号：CN201310241934.X
申请日：2013-06-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66795 , H01L29/0657 , H01L29/6659 , H01L29/7833 , H01L29/7848 , H01L29/785
Abstract: 本发明涉及源极/漏极中带有底部SiGe层的FinFET，提供了一种FinFET包括：衬底；鳍结构，位于衬底上；源极，位于鳍结构中；漏极，位于鳍结构中；沟道，位于鳍结构中，在源极与漏极之间；栅极介电层，位于沟道上方；以及栅极，位于栅极介电层上方。源极和漏极中的至少一个包括底部SiGe层。
-
公开(公告)号：CN115527945A
公开(公告)日：2022-12-27
申请号：CN202210690763.8
申请日：2022-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体装置及制造半导体装置的方法，在一实施例中，一种方法包括：在基板上方的绝缘材料内形成第一鳍片及第二鳍片，第一鳍片及第二鳍片包括不同材料，绝缘材料插入第一鳍片与第二鳍片之间，第一鳍片具有第一宽度且第二鳍片具有第二宽度；在第一鳍片上方形成第一覆盖层；以及在第二鳍片上方形成第二覆盖层，第一覆盖层具有第一厚度，第二覆盖层具有与第一厚度不同的第二厚度。
-
公开(公告)号：CN115527944A
公开(公告)日：2022-12-27
申请号：CN202210660464.X
申请日：2022-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L29/06
Abstract: 一种制造半导体元件的方法包括：在第一半导体鳍及第二半导体鳍的侧壁上方并沿着侧壁沉积第一介电层，在第一介电层上方沉积第二介电层，使第一介电层凹陷以在第一半导体鳍与第二半导体鳍之间界定虚设鳍，在第一半导体鳍及第二半导体鳍的顶表面及侧壁上方形成盖层，其中形成盖层包括在高于第一温度的处理温度下在炉中沉积盖层，及降低炉的温度，其中在降低低炉的温度期间，将炉中的压力升高到并保持在10托或更高，直至炉的温度下降至低于第一温度。
-
Patent Agency Ranking
公开(公告)号：CN112687625A
公开(公告)日：2021-04-20
申请号：CN202011089427.5
申请日：2020-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/336
Abstract: 公开一种改进的虚设栅极及其形成方法。在一实施例中，其方法包括：在沟槽中沉积第一材料，其中沟槽设置在第一鳍片与第二鳍片之间；蚀刻第一材料以露出沟槽的侧壁的上方部分；以及在第一材料之上沉积第二材料，而第二材料并未沉积在所露出的沟槽的侧壁的上方部分之上。
-
公开(公告)号：CN111128744A
公开(公告)日：2020-05-08
申请号：CN201911053915.8
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种半导体装置的制造方法。在一实施例中，一方法包含：从基底延伸形成第一鳍，基底包含硅，第一鳍包含硅锗；在第一鳍的周围形成隔离区，在形成隔离区期间在第一鳍上形成氧化层；以氢基蚀刻工艺从第一鳍移除氧化层，在氢基蚀刻工艺之后，第一鳍的表面处的硅以氢为尾基；脱附第一鳍的表面处的硅，以将硅去钝化；以及以第一鳍的次表面的锗交换第一鳍的表面处去钝化的硅。
-
公开(公告)号：CN110660862A
公开(公告)日：2020-01-07
申请号：CN201910563432.6
申请日：2019-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开涉及半导体器件和方法。在一个实施例中，一种器件包括：衬底；第一半导体区域，从衬底延伸，第一半导体区域包括硅；第二半导体区域，在第一半导体区域上，第二半导体区域包括硅锗，第二半导体区域的边缘部分具有第一锗浓度，第二半导体区域的中心部分具有小于第一锗浓度的第二锗浓度；栅极堆叠，在第二半导体区域上；以及源极和漏极区域，在第二半导体区域中，源极和漏极区域与栅极堆叠相邻。
-
公开(公告)号：CN101894789A
公开(公告)日：2010-11-24
申请号：CN201010183416.3
申请日：2010-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/76224 , H01L21/76232
Abstract: 本发明一实施例提供一种隔离结构的制造方法，包括：提供一基底；于该基底的一顶表面中形成一沟槽；于该沟槽中部分填充一第一氧化硅；将该第一氧化硅的一表面暴露于一气相混合物，该气相混合物包括NH3及一含氟化合物；将该基底加热至介于100℃至200℃的一温度；以及于该沟槽中填充一第二氧化硅，以使所形成的该隔离结构不具有空隙。
-
公开(公告)号：CN110660862B
公开(公告)日：2023-05-30
申请号：CN201910563432.6
申请日：2019-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.049 seconds)
