一种用于流水线模数转换器后台校准的前向推理模块

    公开(公告)号:CN117408315A

    公开(公告)日:2024-01-16

    申请号:CN202311392418.7

    申请日:2023-10-25

    Abstract: 本发明公开了一种用于流水线模数转换器后台校准的前向推理模块,涉及模数转换器校准领域,前向推理模块搭载用于校准流水线模数转换器的三层神经网络,在神经网络的前端待校准的流水线模数转换器和sigma‑delta ADC接入同一个模拟信号源,待校准的流水线模数转换器的输出的数字信号作为训练集输入神经网络,该前向推理模块包括:权值偏置存储单元、输入层神经元单元、隐藏层神经元单元和输出层神经元单元;神经网络初始化时各层神经元单元从权值偏置存储单元中读取权值和偏置数据,设置神经元的参数;输入层神经元单元接收前端的数模转换器发送的信号,输入层神经元单元与隐藏层神经元单元互相连接,隐藏层神经元单元与输出层神经元单元互相连接。

    一种基于测试序列分析的UVM验证加速方法

    公开(公告)号:CN110263459B

    公开(公告)日:2023-03-24

    申请号:CN201910557257.X

    申请日:2019-06-25

    Abstract: 本发明公开了一种基于测试序列分析的UVM验证加速方法,其步骤包括:创建系统配置类Sys_cfg以及序列分析器,在激励产生器中设置一个用于控制测试序列切换的开关变量Switch,封装所有组件形成UVM验证平台,激励产生器产生测试序列并发送至序列发生器,序列分析器接收来自序列发生器的测试序列并分析测试序列类型,将分析结果反馈给激励产生器,激励产生器根据反馈结果控制开关变量Switch的状态,并根据开关变量Switch的状态切换测试序列类型。本发明通过分析已发送测试序列是否达到预设比重来切换测试序列类型,从而减少发送冗余随机测试序列,及时进行边界条件测试,进而提高验证效率。

    一种基于可重构碟算单元的运算结果快速校验系统

    公开(公告)号:CN111538945B

    公开(公告)日:2023-03-14

    申请号:CN202010332095.2

    申请日:2020-04-24

    Abstract: 本申请公开了一种基于可重构碟算单元的运算结果快速校验系统,包括:第一数据选择单元的输入端连接于DSP芯片的输入端和可重构碟算单元的输出端,第一数据选择单元的输出端连接于存储器的输入端和第二数据选择单元的输入端;第二数据选择单元的输入端还连接于存储器的输出端,第二数据选择单元的输出端连接于可重构碟算单元的输入端;控制器向可重构碟算单元发送重构运算指令;可重构碟算单元计算输入数据的第一校验值和输出数据的第二校验值;校验单元用于计算第一校验值与预定系数的乘积,并判断乘积与第二校验值之间的差值是否小于或等于校验阈值。通过本申请中的技术方案,克服现有方法硬件资源消耗大的缺点,降低运算结果校验的实施成本。

    基于关系型和线性内插相结合的盲水印嵌入和提取方法

    公开(公告)号:CN112862654B

    公开(公告)日:2022-08-30

    申请号:CN202110103863.1

    申请日:2021-01-26

    Abstract: 本发明公开了一种基于关系型和线性内插相结合的盲水印嵌入和提取方法,其步骤包括,水印置乱操作,水印嵌入操作,水印提取操作,水印逆置乱操作;其中水印嵌入操作包括:对宿主图像分块以及进行2D‑DCT和2D‑IDCT变换、自适应选择嵌入位置和嵌入方法操作;水印提取操作包括:对嵌入水印的图像进行分块以及进行2D‑DCT变换,水印的提取操作;自适应选择嵌入位置操作包括:根据密钥选择固定点,根据水印选择固定点和可选点;自适应选择嵌入方法操作包括关系性嵌入和线性内插法嵌入两种方法,提取算法包括:取模运算和拼接操作。本发明采取两种方法相结合的方式嵌入水印,从而对宿主图像进行更小的改动,使嵌入效果达到更好。

    一种可区域扩展重映射的动态任务调度方法

    公开(公告)号:CN114880085A

    公开(公告)日:2022-08-09

    申请号:CN202210350072.3

    申请日:2022-04-02

    Abstract: 本申请公开了一种可区域扩展重映射的动态任务调度方法,包括:步骤100:确定执行后续任务的预映射节点及链路;步骤200,当判定预映射节点占用或链路拥塞时,确定待重映射任务,对待重映射任务进行重映射,并判断重映射后的待重映射任务对应的映射链路与预映射链路之间是否链路相关,若否,更新并上传预映射链路,若是,执行步骤300,将链路相关的预映射链路对应的后继任务进行重映射,当判定后继任务均对应一条不相关的预映射链路时,上传预映射链路对应的节点坐标,否则,执行步骤400,选取中继节点为新的源节点,重新对链路相关的待重映射任务进行映射,执行步骤300。实现了扩大任务调度的搜索映射空间的目的,提升异构多核处理器系统的计算性能。

    一种基于归并排序算法实现可变规模数量的数据排序系统

    公开(公告)号:CN114780151A

    公开(公告)日:2022-07-22

    申请号:CN202210556207.1

    申请日:2022-05-20

    Abstract: 本申请公开了一种基于归并排序算法实现可变规模数量的数据排序系统,该数据排序系统用于对外部存储模块中的原始数据进行归并排序,系统中的加速模块用于采用数据比较的方式,将获取到的原始数据进行分组排序,记作有序子序列数据;数据输出模块用于将有序子序列数据输出至外部存储模块;归并模块用于获取外部存储模块中的有序子序列数据,并采用循环的方式,对获取到的有序子序列数据进行归并运算,将归并后的数据记作归并排序数据;数据输出模块还用于将归并排序数据输出至外部存储模块。通过本申请中的技术方案,实现了对大批量的数据在有限的本地存储空间下进行快速排序,并降低资源消耗、提高数据排序速度。

    一种多核异构处理器片上暂存动态调度管理器

    公开(公告)号:CN114237717A

    公开(公告)日:2022-03-25

    申请号:CN202111657797.9

    申请日:2021-12-31

    Abstract: 本发明提出一种多核异构处理器的片上暂存动态调度管理器,包括片上暂存动态调度单元和片上暂存网络;片上暂存动态调度单元是设置在多核处理器主控制器中的控制单元,片上暂存动态调度单元包括调度器和映射单元;调度器用于维护存储节点状态表,并依据存储节点状态表对任务产生数据进行片上暂存机制调度;映射单元用于计算出执行后继任务的功能节点在网络上的坐标;片上暂存网络包括多核处理器上所有功能节点中的存储节点,存储节点组成2D‑mesh拓扑结构网络。本发明的片上暂存动态调度管理器通过将计算结果暂存于片上网络的资源节点之中,有效降低了计算任务结果数据写回DDR外存储器次数,大幅节省了访存开销,极大提升了粗粒度任务计算性能。

    一种基于费马模数的多项式乘法器

    公开(公告)号:CN114185514A

    公开(公告)日:2022-03-15

    申请号:CN202111521452.0

    申请日:2021-12-13

    Abstract: 本发明公开了一种基于费马模数的多项式乘法器,包括:控制单元、地址生成单元、存储单元、存储管理单元、旋转因子生成单元、蝶形计算单元、换向器单元和点乘单元。其中,控制单元负责生成控制信号,调节工作状态;地址生成单元负责生成读写地址;旋转因子生成单元负责生成旋转因子;存储管理单元负责管理存储单元的访存方向;存储单元由多块存储块组成,负责存储源数据,中间过程数据和结果数据;蝶形计算单元实现向量基2×2模式下的蝶形运算;换向器负责将蝶形运算后的结果数据重排序。本发明旨在于通过优化同址FNT算法,解决同址计算与蝶形单元流水计算冲突的问题,以此来减小存储资源消耗、提高计算速度和多项式乘法器的性能。

    一种基于层次化Q-routing规划的路由方法

    公开(公告)号:CN113079093A

    公开(公告)日:2021-07-06

    申请号:CN202110389260.2

    申请日:2021-04-12

    Abstract: 本发明公开了一种基于层次化Q‑routing规划的路由方法,是通过感知网路的拥塞情况和互联链路使用情况,全局分层次并行规划得到高效率的数据传输链路。本发明的算法是一种基于查找表的路由算法,路由算法将规划后的方向存储在各个路由器节点的学习模块里的路由表中,数据包通过访问所在路由器节点的学习模块里的路由表得到路径信息。本发明在拆分式Q‑routing基础上构造了层次化设计,利用多层拥塞感知器及多层并行学习大大降低了算法的收敛时间,从而提高了片上网络数据传输效率,还压缩了路由表,减少了硬件资源消耗。

Patent Agency Ranking