-
公开(公告)号：CN119109455A
公开(公告)日：2024-12-10
申请号：CN202411211031.1
申请日：2024-08-30
Applicant: 合肥工业大学
Abstract: 本发明公开了一种蚁群优化时延神经网络的流水线ADC后台校准方法，涉及ADC校准的技术领域，该方法包括：将待校准流水线ADC和高精度参考ADC接入同一个信号源，时延单元与三层BP神经网络组合构建时延神经网络，待校准流水线ADC的输出接入时延神经网络的时延单元，时延单元的输出与待校准流水线ADC的输出共同组成的神经网络训练的输入数据；通过蚁群算法对训练数据进行维度最优化筛选，通过蚁群算法对时延神经网络权值和偏置的初始配置进行全局优化；时延神经网络向后输出校准后结果。
-
公开(公告)号：CN116027097A
公开(公告)日：2023-04-28
申请号：CN202211624784.6
申请日：2022-12-16
Applicant: 无锡中微爱芯电子有限公司 , 合肥工业大学
IPC: G01R19/165 , H02H3/08 , H02H7/20
Abstract: 本申请公开了一种用于栅极驱动的过流检测电路，包括：高侧功率管、低侧功率管、高侧过流检测模块、低侧过流检测模块和电平转换模块；所述高侧功率管与所述高侧过流检测模块连接；所述低侧功率管与所述低侧过流检测模块连接；所述电平转换模块与所述高侧过流检测模块连接。本申请中的过流检测模块采用恒流源，降低功耗；功率管所在的输出支路除功率管外无其它热损耗；电路结构简单，成本低，适用于多数工艺，可广泛应用于功率器件的过流检测。
-
公开(公告)号：CN115483820A
公开(公告)日：2022-12-16
申请号：CN202211142650.0
申请日：2022-09-20
Applicant: 合肥工业大学
Abstract: 本申请公开了一种可调死区时间电路，其特征在于，包括：延时调整电路、延时单元电路和短通保护电路模块；所述延时调整电路、所述延时单元电路和所述短通保护电路顺次连接。所述延时调整电路用于基于输出电流调整死区时间；所述延时单元电路用于在PWM信号上升沿添加一段延时；所述短通保护电路模块用于消除高低边同时为高电平的部分。本申请电路容易实现，系统成本不高，能够根据实际应用需求，及时调整死区时间，死区时间调节范围广，使死区时间更加符合系统需求。
-
-
公开(公告)号：CN108428435B
公开(公告)日：2019-11-29
申请号：CN201810268980.1
申请日：2018-03-29
Applicant: 合肥工业大学
IPC: G09G3/3225
Abstract: 本发明公开了一种子像素渲染的验证显示方法，其步骤包括：1对像素大小P×Q为原始图像进行子像素的渲染处理，得到子像素的RGB灰度值矩阵；2利用左右借用子像素的方式将所述RGB灰度值矩阵按照Delta型子像素的排列顺序进行重新排布，得到像素大小P×2Q的RGB重组灰度值矩阵；3将所述像素大小P×2Q的RGB重组灰度值矩阵还原成像素大小P×2Q的图像，并将所述原始图像和还原得到的图像进行对比显示来完成验证。本发明能使用标准RGB屏幕显示子像素渲染处理后的图片，从而能够很好的验证针对显示面板排列的子像素渲染算法的可行性。
-
Patent Agency Ranking
公开(公告)号：CN110034759A
公开(公告)日：2019-07-19
申请号：CN201910339743.4
申请日：2019-04-25
Applicant: 合肥工业大学
IPC: H03M1/10
Abstract: 本发明公开了一种前馈式全数字TIADC系统的采样时间误差校准模块及其方法，该校准模块包括：数据复合单元、自相关函数求导单元、时间误差提取单元、时间误差补偿单元；其中数据复合单元将m通道的数字信号复合为复合数字信号；自相关函数求导单元求取自相关函数的导数值并设置矫正系数对其自适应矫正；时间误差提取单元对m通道的数字信号进行时间误差提取得到m通道的时间误差量；时间误差补偿单元对复合数字信号进行数字校准得到TIADC的最终输出。本发明能以较低的硬件消耗完成能适用于任意通道的TIADC系统校准，且该方案能够校准整个Nyquist采样频率以内的信号，并能对时间误差进行高效的补偿。
-
公开(公告)号：CN102291141B
公开(公告)日：2014-03-12
申请号：CN201110102646.7
申请日：2011-04-22
Applicant: 合肥工业大学
IPC: H03M1/10
Abstract: 本发明公开了一种无冗余通道的时间交叉ADC劈分校准结构及其自适应校准方法，其特征是设置由N个采样速率为fs/N的劈分ADC通道构成的采样速率为fs的子时间交叉ADC模块(子TIADC-A)和由L个采样速率为fs/L的劈分ADC通道构成的采样速率为fs的子时间交叉ADC模块(子TIADC-B)，共同组成一个基于劈分通道互校准的总TIADC。子TIADC-A和子TIADC-B以相同采样速率fs对同一输入信号在同一时刻进行采样并转换，子TIADC-A和子TIADC-B转换输出的差值被用在趋零型自适应校准算法中以计算劈分ADC通道间的失配误差估计值。当通道间的失配误差得到正确的校准之后，以子TIADC-A和子TIADC-B转换输出值的算术平均值作为基于劈分通道互校准的总TIADC最后的转换输出值。本发明计算复杂度低、易于硬件实现，能够应用于任意通道数的TIADC校准。
-
公开(公告)号：CN119788079A
公开(公告)日：2025-04-08
申请号：CN202411852055.5
申请日：2024-12-16
Applicant: 合肥工业大学
Abstract: 本发明公开了一种基于神经网络增强的异构通道架构的ADC，涉及ADC设计的技术领域，该ADC包括：两路异构ADC通道、延时模块、神经网络电路和流式训练控制器；两路异构ADC通道分别为高速低精度通道和低速高精度通道，两通道连接至同一信号源；延时模块对两路通道输出数据进行延时和对齐处理，高速通道经延时后构成的多时间维度数据，将其与低速通道的单一时间维度数据对齐；神经网络电路将高速通道数据作为训练数据，低速通道数据作为标签数据，训练生成高速高精度的量化输出；流式训练控制器全局管理数据采集和批处理操作，通过下采样、时间偏移和批处理生成训练数据；本发明能够实现高速与高精度的结合，满足复杂信号处理需求。
-
公开(公告)号：CN117335802A
公开(公告)日：2024-01-02
申请号：CN202311392419.1
申请日：2023-10-25
Applicant: 合肥工业大学
Abstract: 本发明公开了一种基于神经网络的流水线模数转换器后台校准方法，涉及模数转换器校准领域，包括：将待校准的流水线ADC和sigma‑delta ADC接入同一个模拟信号源，构建神经网络并初始化后设置目标值，将待校准的流水线ADC的输出的数字信号作为训练集输入神经网络；神经网络输出训练集的结果，将神经网络输出的结果与sigma‑delta ADC输出的结果作为损失函数的计算元素，损失函数计算损失值，将损失值与预设目标值进行比较，在损失值高于目标值的情况下进入训练模式，利用训练优化算法调整神经网络的权值，迭代优化神经网络；在损失值小于等于目标值的情况下进入输出模式，神经网络停止训练，将神经网络的输出结果作为流水线ADC的输出。
-
公开(公告)号：CN110474641B
公开(公告)日：2022-09-20
申请号：CN201910770614.0
申请日：2019-08-20
Applicant: 合肥工业大学
Abstract: 本发明公开了一种应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法，该电路包括：循环温度计码转多进制译码电路模块、多进制转二进制逻辑译码器模块、串行加法器组模块；其中，循环温度计码转多进制码模块中包含递归钳位校正逻辑。本发明能减少由于电路结构以及工艺限制对ADC量化精度的影响，从而实现高速、准确的数字编码。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.023 seconds)
