一种线性电路辐射缺陷提取方法

    公开(公告)号:CN109557442A

    公开(公告)日:2019-04-02

    申请号:CN201811404082.0

    申请日:2018-11-23

    Abstract: 本发明提供了一种线性电路辐射缺陷提取方法,其包括:步骤100,对线性电路进行分析,确定待分离的分立器件;步骤200,对待分离的所述分立器件进行切割分离;步骤300,测试分离后的所述分立器件电性能,进行筛选;步骤400,从筛选后的所述分立器件中引出电极;步骤500,通过引出的所述电极对所述分立器件进行缺陷测试。本发明所述的线性电路辐射缺陷提取方法,通过切割筛选的方式,对线性电路中的分立器件进行分离,并引出电极,从而可以对线性电路中的分立器件独立地进行缺陷测试,从而丰富现有的低剂量率增强效应的研究,达到更好的研究效果。

    一种单粒子辐照碳化硅功率MOSFETs安全边界性能退化的分析方法

    公开(公告)号:CN108334707A

    公开(公告)日:2018-07-27

    申请号:CN201810136619.3

    申请日:2018-02-09

    Abstract: 一种单粒子辐照碳化硅功率MOSFETs安全边界性能退化的分析方法,涉及一种碳化硅功率器件安全边界性能的确定方法。为了解决目前无法准确获得SiC型功率器件单粒子辐照的安全边界的问题。本发明首先采用地面单粒子辐照碳化硅功率器件,获得器件发生单粒子烧毁或栅穿效应的试验数据;将每对试验数据值在反向偏置电压-电参性能数值坐标系中描出来,并标记出发生单粒子烧毁或栅穿效应时所对应的最小反向偏置电压及其电参数值对应的点,以及在未发生单粒子烧毁或栅穿效应时所对应的最大反向偏置电压及其电参数值对应的点,从而确定电荷收集区、电参数值增大区和器件击穿烧毁区。本发明用于碳化硅功率器件安全边界性能的确定。

    一种抗辐射功率晶体管及其制备方法

    公开(公告)号:CN111863607B

    公开(公告)日:2023-05-05

    申请号:CN202010735238.4

    申请日:2020-07-28

    Abstract: 本发明提供了一种抗辐射功率晶体管及其制备方法。所述抗辐射功率晶体管的制备方法包括:提供衬底,并在所述衬底上形成外延层,在所述外延层上形成基区;向所述基区内多次注入第一杂质粒子,在所述基区内形成具有浓度梯度的杂质注入区。本发明通过向基区内多次注入第一杂质粒子,在基区内形成具有浓度梯度的杂质注入区,通过高浓度区域阻挡载流子被复合掉,低浓度区域保证晶体管自身性能,且浓度差的形成会产生势垒,进一步影响载流子的传输过程,降低其被复合掉的几率,有效地减缓了辐射环境下复合电流的增加,减少基区损伤区域,从而提升晶体管的抗辐射能力,达到减缓晶体管辐射损伤的目的,同时又能够保证晶体管本身的性能。

    一种抗辐射功率晶体管及其制备方法

    公开(公告)号:CN111863606A

    公开(公告)日:2020-10-30

    申请号:CN202010735237.X

    申请日:2020-07-28

    Abstract: 本发明提供了一种抗辐射功率晶体管及其制备方法。所述制备方法包括:提供衬底,并在所述衬底上形成外延层;向所述外延层内注入碳离子,以在所述外延层底部形成碳离子注入层;在所述外延层顶部两侧形成基区,并向所述基区内多次注入第一杂质粒子,在所述基区内形成具有浓度梯度的杂质注入区。本发明通过碳离子注入层可形成有效的抗辐射隔离区,并形成碳氧/碳碳络合物及碳化硅结构层等,有助于提升晶体管抗辐射能力。同时,通过高浓度区域阻挡载流子被复合掉,低浓度区域保证晶体管自身性能,且浓度梯度的形成会产生势垒,进一步影响载流子的传输过程,减少基区损伤区域,提升晶体管的抗辐射能力,同时又能够保证晶体管本身的性能。

    一种抗辐射功率晶体管及其制备方法

    公开(公告)号:CN111863607A

    公开(公告)日:2020-10-30

    申请号:CN202010735238.4

    申请日:2020-07-28

    Abstract: 本发明提供了一种抗辐射功率晶体管及其制备方法。所述抗辐射功率晶体管的制备方法包括:提供衬底,并在所述衬底上形成外延层,在所述外延层上形成基区;向所述基区内多次注入第一杂质粒子,在所述基区内形成具有浓度梯度的杂质注入区。本发明通过向基区内多次注入第一杂质粒子,在基区内形成具有浓度梯度的杂质注入区,通过高浓度区域阻挡载流子被复合掉,低浓度区域保证晶体管自身性能,且浓度差的形成会产生势垒,进一步影响载流子的传输过程,降低其被复合掉的几率,有效地减缓了辐射环境下复合电流的增加,减少基区损伤区域,从而提升晶体管的抗辐射能力,达到减缓晶体管辐射损伤的目的,同时又能够保证晶体管本身的性能。

    半导体材料辐射诱导位移缺陷的检测方法

    公开(公告)号:CN111855706B

    公开(公告)日:2023-08-15

    申请号:CN202010735719.5

    申请日:2020-07-28

    Abstract: 本发明提供了一种半导体材料辐射诱导位移缺陷的检测方法,包括以下步骤:S100、制备低阻单晶样品;S200、对低阻单晶样品的背面进行高浓度掺杂得到掺杂样品;S300、在掺杂样品的正面刻蚀沟槽;S400、对开槽的样品进行钝化,在样品的正面、背面和沟槽内形成介质层;S500、刻蚀样品背面的介质层,制备背面电极并形成欧姆接触;S600、刻蚀样品正面的介质层形成刻蚀区,制备正面电极并形成肖特基接触,制得测试样品;S700、对测试样品进行辐射诱导位移缺陷表征。本发明的检测方法通过制备出合适的半导体材料测试样品,有利于达到高效、高灵敏度位移缺陷检测与判定的目的,实现了半导体材料和器件中的辐射诱导位移缺陷快速、高效、准确检测。

Patent Agency Ranking