-
公开(公告)号：CN102323538A
公开(公告)日：2012-01-18
申请号：CN201110191557.4
申请日：2011-07-08
Applicant: 哈尔滨工业大学
IPC: G01R31/3181 , G01R31/3185
Abstract: 基于改进测试向量集的部分扫描的扫描单元的设计方法，涉及数字集成电路SOC测试技术领域。本发明解决了现有在线测试的方法中存在的测试延迟、硬件冗余以及所需要的存储器容量较大的问题。本发明首先采用对时序电路组合部分的等效输出引脚进行故障仿真的方法获取对故障检测重要的重要等效输出引脚；然后采用对时序电路组合部分的等效输入引脚进行故障仿真的方法获得改进测试向量集；最后根据改进测试向量集和对故障检测不重要的等效输出引脚，将触发器分成定输入触发器和重要触发器，并将重要触发器串联形成部分扫描链。采用本发明的方法获得的扫描单元在达到较高故障覆盖率的同时，减小测试电路的硬件冗余、缩短测试向量的位数、减小了存储空间。
-
公开(公告)号：CN102353893B
公开(公告)日：2013-09-11
申请号：CN201110179908.X
申请日：2011-06-29
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: 一种改进扫描链单元及基于该改进扫描链单元和时钟控制逻辑的在线测试方法，属于数字集成电路SOC测试技术领域，本发明为解决目前对时序电路进行完备性在线测试的方法仅能用于非并发测试，且每组向量仅能工作一个时钟周期的问题。本发明所述改进扫描链单元的第一选择器的1输入端与第二选择器的0输入端相连，第二选择器的1输入端与第一选择器的0输入端相连，第一选择器的输出端与测试触发器的D端相连，测试触发器的Q端与第三选择器的0输入端相连，测试触发器的Q端还与第四选择器的1输入端相连，第二选择器的输出端与功能触发器的D端相连，功能触发器的Q端与第四选择器的0输入端相连，功能触发器的Q端还与第三选择器的1输入端相连。
-
公开(公告)号：CN102495346B
公开(公告)日：2014-04-23
申请号：CN201110387760.9
申请日：2011-11-29
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 具有普遍适用性的集成电路芯片测试输出引脚优化方法，它涉及系统级芯片测试输出引脚优化方法。它为解决现有集成电路芯片测试方法未考虑被测试电路对测试电路结构产生的影响，进而造成测试电路结构复杂，测试电路硬件成本高的问题而提出。所述方法由如下几步骤实现：一：取两个相同的基准电路，并在其中一个注入故障，二：对两个基准电路施加相同的测试激励，三：观察测试响应并分别保存响应数据；四：对得到的测试响应数据进行分析；五：根据已知故障覆盖率的要求对输出引脚进行优化。本发明具有测试电路结构简单，硬件成本低的优点。本发明所述方法可广泛适用于各种组合电路并且通过改进也可以对时序电路进行输出引脚优化。
-
Patent Agency Ranking
公开(公告)号：CN102495346A
公开(公告)日：2012-06-13
申请号：CN201110387760.9
申请日：2011-11-29
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 具有普遍适用性的集成电路芯片测试输出引脚优化方法，它涉及系统级芯片测试输出引脚优化方法。它为解决现有集成电路芯片测试方法未考虑被测试电路对测试电路结构产生的影响，进而造成测试电路结构复杂，测试电路硬件成本高的问题而提出。所述方法由如下几步骤实现：一：取两个相同的基准电路，并在其中一个注入故障；二：对两个基准电路施加相同的测试激励；三：观察测试响应并分别保存响应数据；四：对得到的测试响应数据进行分析；五：根据已知故障覆盖率的要求对输出引脚进行优化。本发明具有测试电路结构简单，硬件成本低的优点。本发明所述方法可广泛适用于各种组合电路并且通过改进也可以对时序电路进行输出引脚优化。
-
公开(公告)号：CN102495357B
公开(公告)日：2013-09-11
申请号：CN201110382188.7
申请日：2011-11-25
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: 一种基于比较器响应分析器的输入向量监测并发内建自测试电路。它涉及SOC的测试装置。它解决了现有测试中存在的硬件成本过高、测试延时过大以至于一些输入引脚较多的电路无法被监测的问题。被测集成电路有n个原始输入信号，在原始输入信号中选择t个作为地址信号，n-t个为非地址信号，t个地址信号的组合后均不相同，通过二选一多路选择器选择信号发给测试集发生器和被测集成电路；比较器对选择器信号与列输出信号进行比较，并向测试集发生器发比较信号；测试集发生器和被测集成电路分别发行输出信号和实际输出信号给响应分析器，响应分析器对两个信号进行比较，并发测试结果。应用于一些原来不可测的电路中进行检测。
-
公开(公告)号：CN102323538B
公开(公告)日：2013-09-11
申请号：CN201110191557.4
申请日：2011-07-08
Applicant: 哈尔滨工业大学
IPC: G01R31/3181 , G01R31/3185
Abstract: 基于改进测试向量集的部分扫描的扫描单元的设计方法，涉及数字集成电路SOC测试技术领域。本发明解决了现有在线测试的方法中存在的测试延迟、硬件冗余以及所需要的存储器容量较大的问题。本发明首先采用对时序电路组合部分的等效输出引脚进行故障仿真的方法获取对故障检测重要的重要等效输出引脚；然后采用对时序电路组合部分的等效输入引脚进行故障仿真的方法获得改进测试向量集；最后根据改进测试向量集和对故障检测不重要的等效输出引脚，将触发器分成定输入触发器和重要触发器，并将重要触发器串联形成部分扫描链。采用本发明的方法获得的扫描单元在达到较高故障覆盖率的同时，减小测试电路的硬件冗余、缩短测试向量的位数、减小了存储空间。
-
公开(公告)号：CN102353893A
公开(公告)日：2012-02-15
申请号：CN201110179908.X
申请日：2011-06-29
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: 一种改进扫描链单元及基于该改进扫描链单元和时钟控制逻辑的在线测试方法，属于数字集成电路SOC测试技术领域，本发明为解决目前对时序电路进行完备性在线测试的方法仅能用于非并发测试，且每组向量仅能工作一个时钟周期的问题。本发明所述改进扫描链单元的第一选择器的1输入端与第二选择器的0输入端相连，第二选择器的1输入端与第一选择器的0输入端相连，第一选择器的输出端与测试触发器的D端相连，测试触发器的Q端与第三选择器的0输入端相连，测试触发器的Q端还与第四选择器的1输入端相连，第二选择器的输出端与功能触发器的D端相连，功能触发器的Q端与第四选择器的0输入端相连，功能触发器的Q端还与第三选择器的1输入端相连。
-
公开(公告)号：CN102495357A
公开(公告)日：2012-06-13
申请号：CN201110382188.7
申请日：2011-11-25
Applicant: 哈尔滨工业大学
IPC: G01R31/3185
Abstract: 一种基于比较器响应分析器的输入向量监测并发内建自测试电路。它涉及SOC的测试装置。它解决了现有测试中存在的硬件成本过高、测试延时过大以至于一些输入引脚较多的电路无法被监测的问题。被测集成电路有n个原始输入信号，在原始输入信号中选择t个作为地址信号，n-t个为非地址信号，t个地址信号的组合后均不相同，通过二选一多路选择器选择信号发给测试集发生器和被测集成电路；比较器对选择器信号与列输出信号进行比较，并向测试集发生器发比较信号；测试集发生器和被测集成电路分别发行输出信号和实际输出信号给响应分析器，响应分析器对两个信号进行比较，并发测试结果。应用于一些原来不可测的电路中进行检测。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.028 seconds)
