-
公开(公告)号：CN117724920A
公开(公告)日：2024-03-19
申请号：CN202410171486.9
申请日：2024-02-07
Applicant: 四川赛狄信息技术股份公司
IPC: G06F11/22
Abstract: 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质，涉及嵌入式设备调测领域，其技术方案要点是：获取嵌入式设备通过通信协议开放出来的多个目标操作接口，其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的；打开目标操作接口，获取目标操作接口的接口句柄；根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作，完成对嵌入式设备的软件更新和/或设备测试；根据接口句柄关闭目标操作接口，并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。
-
公开(公告)号：CN117857722B
公开(公告)日：2024-06-18
申请号：CN202311852790.1
申请日：2023-12-28
Applicant: 四川赛狄信息技术股份公司
Abstract: 本发明公开了基于FPGA和DSP的视频图像处理延迟动态调节系统，涉及视频图像处理技术领域，其技术方案要点是：包括第一DSP模块、第二DSP模块和FPGA，FPGA包括CML接收模块、OSD模块、PAL输出模块、图像预处理模块和延迟调节模块；第一DSP模块包括跟踪分析单元和通道调节单元；延迟调节模块，用于采集OSD模块中每帧图像进行字符叠加处理时的第一处理时间以及跟踪分析单元中每帧图像进行目标跟踪分析时的第二处理时间，并生成通道调节命令；通道调节单元，配置有多个并行且传输延迟不同的传输通道，用于依据通道调节命令选取一个传输通道将图像传输至跟踪分析单元。本发明有效提高了视频图像处理的工作效率。
-
Patent Agency Ranking
公开(公告)号：CN117724920B
公开(公告)日：2024-04-26
申请号：CN202410171486.9
申请日：2024-02-07
Applicant: 四川赛狄信息技术股份公司
IPC: G06F11/22
Abstract: 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质，涉及嵌入式设备调测领域，其技术方案要点是：获取嵌入式设备通过通信协议开放出来的多个目标操作接口，其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的；打开目标操作接口，获取目标操作接口的接口句柄；根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作，完成对嵌入式设备的软件更新和/或设备测试；根据接口句柄关闭目标操作接口，并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。
-
公开(公告)号：CN117857722A
公开(公告)日：2024-04-09
申请号：CN202311852790.1
申请日：2023-12-28
Applicant: 四川赛狄信息技术股份公司
Abstract: 本发明公开了基于FPGA和DSP的视频图像处理延迟动态调节系统，涉及视频图像处理技术领域，其技术方案要点是：包括第一DSP模块、第二DSP模块和FPGA，FPGA包括CML接收模块、OSD模块、PAL输出模块、图像预处理模块和延迟调节模块；第一DSP模块包括跟踪分析单元和通道调节单元；延迟调节模块，用于采集OSD模块中每帧图像进行字符叠加处理时的第一处理时间以及跟踪分析单元中每帧图像进行目标跟踪分析时的第二处理时间，并生成通道调节命令；通道调节单元，配置有多个并行且传输延迟不同的传输通道，用于依据通道调节命令选取一个传输通道将图像传输至跟踪分析单元。本发明有效提高了视频图像处理的工作效率。
-
公开(公告)号：CN114938433B
公开(公告)日：2022-10-11
申请号：CN202210873804.7
申请日：2022-07-25
Applicant: 四川赛狄信息技术股份公司
IPC: H04N5/278
Abstract: 本发明公开了基于FPGA的视频图像处理方法、系统、终端及介质，涉及视频处理技术领域，其技术方案要点是：将接收的原始图像数据转化成一路8bit图像数据以及一路14bit图像数据；依据8bit图像数据和14bit图像数据进行目标跟踪分析，得到字符叠加命令；从当前时刻的字符叠加命令中筛选出不同于上一时刻的字符叠加命令的实时叠加信息；依据实时叠加信息对上一时刻中所保存的相应历史叠加执行信息进行替换，得到当前时刻的实时叠加执行信息；依据实时叠加执行信息在8bit图像数据中的图像特定区域叠加波门、十字线或字符，得到可输出的叠加图像数据。本发明有效降低了视频图像处理过程中的延迟，视频图像处理效率高。
-
公开(公告)号：CN114938433A
公开(公告)日：2022-08-23
申请号：CN202210873804.7
申请日：2022-07-25
Applicant: 四川赛狄信息技术股份公司
IPC: H04N5/278
Abstract: 本发明公开了基于FPGA的视频图像处理方法、系统、终端及介质，涉及视频处理技术领域，其技术方案要点是：将接收的原始图像数据转化成一路8bit图像数据以及一路14bit图像数据；依据8bit图像数据和14bit图像数据进行目标跟踪分析，得到字符叠加命令；从当前时刻的字符叠加命令中筛选出不同于上一时刻的字符叠加命令的实时叠加信息；依据实时叠加信息对上一时刻中所保存的相应历史叠加执行信息进行替换，得到当前时刻的实时叠加执行信息；依据实时叠加执行信息在8bit图像数据中的图像特定区域叠加波门、十字线或字符，得到可输出的叠加图像数据。本发明有效降低了视频图像处理过程中的延迟，视频图像处理效率高。
-
公开(公告)号：CN113259679A
公开(公告)日：2021-08-13
申请号：CN202110733197.X
申请日：2021-06-30
Applicant: 四川赛狄信息技术股份公司
IPC: H04N19/42
Abstract: 本发明公开了基于国产DSP芯片实现图像压缩的图像处理系统，包括视频处理组件和信息处理组件，外部相机输入的图像数据经视频处理组件解码并转换为RGB视频数据，视频处理组件将RGB视频数据发送给信息处理组件；其特征在于，所述信息处理组件包括：FPGA、国产DSP芯片和核心处理器，所述FPGA采用JFM7K325T，国产DSP芯片采用FT‑M6678芯片，核心处理器采用T7‑AXP858；使用国产DSP芯片和一个T7‑AXP858芯片来替代原有进口的DSP芯片，国产DSP芯片负责相应的字符处理，T7‑AXP858芯片用于H.264图像压缩，同时支持离线预览功能。数据传输及处理速度快，稳定性好，国产DSP芯片匹配外接的DDR3，DDR3专门负责存储数据，处理系统容量大，且通用性好。
-
-
-
-
-
-
Search Results
7
records
(took 0.029 seconds)
