公开(公告)号：CN1992274B

公开(公告)日：2011-11-09

申请号：CN200610147073.9

申请日：2006-11-14

Applicant: 国际商业机器公司

Inventor： V·纳拉亚南 ,  T-C·陈 ,  J·S·纽伯里 ,  B·B·多里斯 ,  B·P·林德 ,  V·K·帕鲁许里 ,  A·卡勒伽里 ,  M·L·斯特恩 ,  M·P·胡齐克 ,  J·C·阿诺德 ,  G·A·布莱里 ,  M·A·格里伯佑 ,  金永希

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明涉及互补金属-氧化物-半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n-FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p-FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。

公开(公告)号：CN1992274A

公开(公告)日：2007-07-04

申请号：CN200610147073.9

申请日：2006-11-14

Applicant: 国际商业机器公司

Inventor： V·纳拉亚南 ,  T-C·陈 ,  J·S·纽伯里 ,  B·B·多里斯 ,  B·P·林德 ,  V·K·帕鲁许里 ,  A·卡勒伽里 ,  M·L·斯特恩 ,  M·P·胡齐克 ,  J·C·阿诺德 ,  G·A·布莱里 ,  M·A·格里伯佑 ,  金永希

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明涉及互补金属－氧化物－半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n－FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p－FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。