-
公开(公告)号：CN1992274B
公开(公告)日：2011-11-09
申请号：CN200610147073.9
申请日：2006-11-14
Applicant: 国际商业机器公司
Inventor： V·纳拉亚南 , T-C·陈 , J·S·纽伯里 , B·B·多里斯 , B·P·林德 , V·K·帕鲁许里 , A·卡勒伽里 , M·L·斯特恩 , M·P·胡齐克 , J·C·阿诺德 , G·A·布莱里 , M·A·格里伯佑 , 金永希
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/823842
Abstract: 本发明涉及互补金属-氧化物-半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n-FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p-FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。
-
公开(公告)号：CN101443918A
公开(公告)日：2009-05-27
申请号：CN200580046522.4
申请日：2005-12-02
Applicant: 国际商业机器公司
IPC: H01L29/94 , H01L29/76 , H01L31/062 , H01L31/113 , H01L31/119
CPC classification number: H01L29/4966 , C23C14/0036 , C23C14/0635 , H01L21/28088 , H01L29/513 , H01L29/517 , H01L29/665
Abstract: 本发明提供了一种包括TiC的金属化合物及制造TiC金属化合物的方法，其中该金属化合物是功函数在约4.75与约5.3之间、优选约5eV的p型金属，其在包括高k介质和界面层的栅极叠层上热稳定。另外，本发明的TiC金属化合物在1000℃时是非常有效的氧扩散阻挡，并且在p型金属氧化物半导体(pMOS)器件中允许非常活跃的等效氧化物厚度(EOT)和反型层厚度范围在14以下。
-
公开(公告)号：CN101443918B
公开(公告)日：2011-07-06
申请号：CN200580046522.4
申请日：2005-12-02
Applicant: 国际商业机器公司
IPC: H01L29/94 , H01L29/76 , H01L31/062 , H01L31/113 , H01L31/119
CPC classification number: H01L29/4966 , C23C14/0036 , C23C14/0635 , H01L21/28088 , H01L29/513 , H01L29/517 , H01L29/665
Abstract: 本发明提供了一种包括TiC的金属化合物及制造TiC金属化合物的方法，其中该金属化合物是功函数在约4.75与约5.3之间、优选约5eV的p型金属，其在包括高k介质和界面层的栅极叠层上热稳定。另外，本发明的TiC金属化合物在1000℃时是非常有效的氧扩散阻挡，并且在p型金属氧化物半导体(pMOS)器件中允许非常活跃的等效氧化物厚度(EOT)和反型层厚度范围在以下。
-
公开(公告)号：CN1992274A
公开(公告)日：2007-07-04
申请号：CN200610147073.9
申请日：2006-11-14
Applicant: 国际商业机器公司
Inventor： V·纳拉亚南 , T-C·陈 , J·S·纽伯里 , B·B·多里斯 , B·P·林德 , V·K·帕鲁许里 , A·卡勒伽里 , M·L·斯特恩 , M·P·胡齐克 , J·C·阿诺德 , G·A·布莱里 , M·A·格里伯佑 , 金永希
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/823842
Abstract: 本发明涉及互补金属－氧化物－半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n－FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p－FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。
-
-
-
Search Results
4
records
(took 0.029 seconds)
