公开(公告)号：CN101896862A

公开(公告)日：2010-11-24

申请号：CN200880119855.9

申请日：2008-09-26

Applicant: 夏普株式会社

Inventor： 吉田圭介 ,  前田和宏 ,  八代谷亮二 ,  藤原正弘

IPC: G02F1/1343 ,  G02F1/1335 ,  G09F9/00 ,  G09F9/30

CPC classification number: G02F1/136286 ,  G02F1/13318 ,  G02F1/133555 ,  G02F1/1343 ,  G02F2001/13312 ,  G02F2001/136218 ,  G06F3/0412 ,  G06F3/042

Abstract: 在本发明的液晶显示装置(11)中，在TFT阵列基板(100)与对置基板(200)之间夹着液晶层(300)，TFT阵列基板(100)在像素内具有光传感器元件(107)，设有覆盖该光传感器元件(107)的透明屏蔽电极(108)。该透明屏蔽电极(108)处于与像素电极(106)绝缘的状态。由此，能够实现在液晶显示装置(11)中降低电噪声对光传感器元件(107)的影响，防止光传感器元件(107)的灵敏度的降低。

公开(公告)号：CN102822734B

公开(公告)日：2015-01-21

申请号：CN201180016393.X

申请日：2011-01-25

Applicant: 夏普株式会社

Inventor： 三轮昌彦 ,  藤原正弘

IPC: G02F1/1343 ,  G09F9/30

CPC classification number: G02F1/136227 ,  G02F1/136213 ,  G02F2001/136295 ,  G02F2201/40 ,  Y10T428/24331

Abstract: 本发明提供可以制造具备可靠性高的电子元件、配线的电子基板的方法。在本发明的电子基板的制造方法中，上述电子基板按顺序层叠地具有主基板、第一导电层、第一绝缘层、第二导电层、第二绝缘层以及第三导电层，且上述第一导电层、上述第二导电层以及上述第三导电层在贯通上述第一绝缘层和上述第二绝缘层的开口部连接，上述制造方法包括：形成第一导电层的工序；形成以上述第一导电层的至少一部分露出的方式设有开口部的第一绝缘层的工序；在上述第一导电层的露出部上和上述第一绝缘层上涂敷导电膜的工序；在对上述导电膜上的一部分涂敷抗蚀剂后，蚀刻不与上述抗蚀剂重叠的导电膜，形成覆盖上述第一导电层的露出部的表面的第二导电层的工序；形成以上述第二导电层的至少一部分露出的方式设有开口部的第二绝缘层的工序；以及在上述第二导电层的露出部上和上述第二绝缘层上形成第三导电层的工序。

公开(公告)号：CN101896862B

公开(公告)日：2012-07-18

申请号：CN200880119855.9

申请日：2008-09-26

Applicant: 夏普株式会社

Inventor： 吉田圭介 ,  前田和宏 ,  八代谷亮二 ,  藤原正弘

IPC: G02F1/1343 ,  G02F1/1335 ,  G09F9/00 ,  G09F9/30

CPC classification number: G02F1/136286 ,  G02F1/13318 ,  G02F1/133555 ,  G02F1/1343 ,  G02F2001/13312 ,  G02F2001/136218 ,  G06F3/0412 ,  G06F3/042

Abstract: 本发明的液晶显示装置(11)中，在TFT阵列基板(100)与对置基板(200)之间夹着液晶层(300)，TFT阵列基板(100)在像素内具有光传感器元件(107)，设有覆盖该光传感器元件(107)的透明屏蔽电极(108)。该透明屏蔽电极(108)处于与像素电极(106)绝缘的状态。由此，能够实现在液晶显示装置(11)中降低电噪声对光传感器元件(107)的影响，防止光传感器元件(107)的灵敏度的降低。

公开(公告)号：CN102859693B

公开(公告)日：2015-12-16

申请号：CN201180019503.8

申请日：2011-04-15

Applicant: 夏普株式会社

Inventor： 冈岛奈美 ,  藤原正弘

IPC: H01L27/146 ,  G02F1/1368 ,  H01L27/14

CPC classification number: H01L27/14678 ,  G02F1/13338 ,  G02F1/1368 ,  G06F3/042 ,  H01L27/14645

Abstract: 半导体装置(100)具备：在基板上形成于每个像素的第1导电型的第1薄膜晶体管(105)；以及多个光传感部(200)，各光传感部(200)包含：包含薄膜二极管(202)的受光部；存储由薄膜二极管(202)产生的光电流的电容(206)；第1导电型的第2薄膜晶体管(204)，受光部通过第2薄膜晶体管(204)连接于电容(206)，第1薄膜晶体管和第2薄膜晶体管(105、204)与薄膜二极管(202)具有由同一半导体膜形成的半导体层，第1薄膜晶体管(105)的特性与第2薄膜晶体管(204)的特性不同。由此，能够与各个薄膜晶体管所要求的特性相应地控制像素用的薄膜晶体管和在光传感部使用的薄膜晶体管的特性。

公开(公告)号：CN102859693A

公开(公告)日：2013-01-02

申请号：CN201180019503.8

申请日：2011-04-15

Applicant: 夏普株式会社

Inventor： 冈岛奈美 ,  藤原正弘

IPC: H01L27/146 ,  G02F1/1368 ,  H01L27/14

CPC classification number: H01L27/14678 ,  G02F1/13338 ,  G02F1/1368 ,  G06F3/042 ,  H01L27/14645

Abstract: 半导体装置(100)具备：在基板上形成于每个像素的第1导电型的第1薄膜晶体管(105)；以及多个光传感部(200)，各光传感部(200)包含：包含薄膜二极管(202)的受光部；存储由薄膜二极管(202)产生的光电流的电容(206)；第1导电型的第2薄膜晶体管(204)，受光部通过第2薄膜晶体管(204)连接于电容(206)，第1薄膜晶体管和第2薄膜晶体管(105、204)与薄膜二极管(202)具有由同一半导体膜形成的半导体层，第1薄膜晶体管(105)的特性与第2薄膜晶体管(204)的特性不同。由此，能够与各个薄膜晶体管所要求的特性相应地控制像素用的薄膜晶体管和在光传感部使用的薄膜晶体管的特性。

公开(公告)号：CN102822734A

公开(公告)日：2012-12-12

申请号：CN201180016393.X

申请日：2011-01-25

Applicant: 夏普株式会社

Inventor： 三轮昌彦 ,  藤原正弘

IPC: G02F1/1343 ,  G09F9/30

CPC classification number: G02F1/136227 ,  G02F1/136213 ,  G02F2001/136295 ,  G02F2201/40 ,  Y10T428/24331

Abstract: 本发明提供可以制造具备可靠性高的电子元件、配线的电子基板的方法。在本发明的电子基板的制造方法中，上述电子基板按顺序层叠地具有主基板、第一导电层、第一绝缘层、第二导电层、第二绝缘层以及第三导电层，且上述第一导电层、上述第二导电层以及上述第三导电层在贯通上述第一绝缘层和上述第二绝缘层的开口部连接，上述制造方法包括：形成第一导电层的工序；形成以上述第一导电层的至少一部分露出的方式设有开口部的第一绝缘层的工序；在上述第一导电层的露出部上和上述第一绝缘层上涂敷导电膜的工序；在对上述导电膜上的一部分涂敷抗蚀剂后，蚀刻不与上述抗蚀剂重叠的导电膜，形成覆盖上述第一导电层的露出部的表面的第二导电层的工序；形成以上述第二导电层的至少一部分露出的方式设有开口部的第二绝缘层的工序；以及在上述第二导电层的露出部上和上述第二绝缘层上形成第三导电层的工序。