公开(公告)号：CN1122217C

公开(公告)日：2003-09-24

申请号：CN96110641.7

申请日：1996-07-11

Applicant: 富士通株式会社

Inventor： 渡部彻 ,  樱井康智 ,  岸野琢己 ,  广濑佳生 ,  小田原孝一 ,  野野村一泰 ,  竹野巧 ,  加藤慎哉 ,  野田敬人

IPC: G06F11/20

CPC classification number: G06F11/1658 ,  G06F11/1402 ,  G06F11/1675 ,  G06F11/1679 ,  G06F11/18 ,  G06F11/182 ,  G06F11/2041 ,  G06F11/22

Abstract: 一种TMR单元由总线连接许多处理器并同时执行相同处理操作。在这些处理器中，有一个为主处理器，其余的为从处理器。仅主处理器形成的信息被输出到总线上。每个处理器有一个多路复用控制电路。该多路复用控制电路将自身形成的输出信息与输出到总线上的总线信息进行比较，由此检测故障并使内部电路执行必要的处理。

公开(公告)号：CN1159630A

公开(公告)日：1997-09-17

申请号：CN96110641.7

申请日：1996-07-11

Applicant: 富士通株式会社

Inventor： 渡部彻 ,  樱井康智 ,  岸野琢己 ,  广濑佳生 ,  小田原孝一 ,  野野村一泰 ,  竹野巧 ,  加藤慎哉 ,  野田敬人

IPC: G06F15/00

CPC classification number: G06F11/1658 ,  G06F11/1402 ,  G06F11/1675 ,  G06F11/1679 ,  G06F11/18 ,  G06F11/182 ,  G06F11/2041 ,  G06F11/22

Abstract: 一种TMR单元由总线连接许多处理器并同时执行相同处理操作。在这些处理器中，有一个为主处理器，其余的为从处理器。仅主处理器形成的信息被输出到总线上。每个处理器有一个多路复用控制电路。该多路复用控制电路将自身形成的输出信息与输出到总线上的总线信息进行比较，由此检测故障并使内部电路执行必要的处理。

公开(公告)号：CN101126993B

公开(公告)日：2011-11-02

申请号：CN200710102883.7

申请日：2007-05-11

Applicant: 富士通株式会社

Inventor： 木下贵行 ,  市宫淳次 ,  糸泽慎太郎 ,  小田原孝一

IPC: G06F11/00

CPC classification number: G06F13/4022

Abstract: 本发明提供一种数据处理系统、数据处理设备和数据处理方法。通过将设定有共用配置信息的多个数据中继设备中的每一个连接至请求控制设备，以及将数据中继设备和请求控制设备连接至控制装置来配置数据处理系统。根据本发明，当增加未设定配置信息的新数据中继设备时，将现有数据中继设备的配置信息复制到新数据中继设备。因此，可以在不必停止整个系统的情况下将新数据中继设备添加至系统。

公开(公告)号：CN101126993A

公开(公告)日：2008-02-20

申请号：CN200710102883.7

申请日：2007-05-11

Applicant: 富士通株式会社

Inventor： 木下贵行 ,  市宫淳次 ,  糸泽慎太郎 ,  小田原孝一

IPC: G06F11/00

CPC classification number: G06F13/4022

Abstract: 本发明提供一种数据处理系统、数据处理设备和数据处理方法。通过将设定有共用配置信息的多个数据中继设备中的每一个连接至请求控制设备，以及将数据中继设备和请求控制设备连接至控制装置来配置数据处理系统。根据本发明，当增加未设定配置信息的新数据中继设备时，将现有数据中继设备的配置信息复制到新数据中继设备。因此，可以在不必停止整个系统的情况下将新数据中继设备添加至系统。

公开(公告)号：CN100587674C

公开(公告)日：2010-02-03

申请号：CN200510127445.7

申请日：2005-12-02

Applicant: 富士通株式会社

Inventor： 细江広治 ,  小田原孝一

IPC: G06F12/08 ,  G06F15/16

CPC classification number: G06F12/0835 ,  G06F2212/1016 ,  G06F2212/1056

Abstract: 地址探测方法和多处理器系统，其使得能够容易地与处理器块无关地在多处理器系统中实现大量输入和输出块，并防止多处理器系统的性能上限劣化，防止等待时间增加。一种用于多处理器系统的地址探测方法被配置为当从任一个处理器块生成存取请求时在地址连接装置而不是各个输入和输出块中执行判断是否对存取请求进行响应的地址探测处理，所述多处理器系统具有其中各自具有多个处理器和多个存储器的多个处理器块经由地址连接装置连接到多个输入和输出块的结构。

公开(公告)号：CN1831789A

公开(公告)日：2006-09-13

申请号：CN200510127445.7

申请日：2005-12-02

Applicant: 富士通株式会社

Inventor： 细江広治 ,  小田原孝一

IPC: G06F12/08 ,  G06F15/16

CPC classification number: G06F12/0835 ,  G06F2212/1016 ,  G06F2212/1056

Abstract: 地址探测方法和多处理器系统，其使得能够容易地与处理器块无关地在多处理器系统中实现大量输入和输出块，并防止多处理器系统的性能上限劣化，防止等待时间增加。一种用于多处理器系统的地址探测方法被配置为当从任一个处理器块生成存取请求时在地址连接装置而不是各个输入和输出块中执行判断是否对存取请求进行响应的地址探测处理，所述多处理器系统具有其中各自具有多个处理器和多个存储器的多个处理器块经由地址连接装置连接到多个输入和输出块的结构。