公开(公告)号：CN1122217C

公开(公告)日：2003-09-24

申请号：CN96110641.7

申请日：1996-07-11

Applicant: 富士通株式会社

Inventor： 渡部彻 ,  樱井康智 ,  岸野琢己 ,  广濑佳生 ,  小田原孝一 ,  野野村一泰 ,  竹野巧 ,  加藤慎哉 ,  野田敬人

IPC: G06F11/20

CPC classification number: G06F11/1658 ,  G06F11/1402 ,  G06F11/1675 ,  G06F11/1679 ,  G06F11/18 ,  G06F11/182 ,  G06F11/2041 ,  G06F11/22

Abstract: 一种TMR单元由总线连接许多处理器并同时执行相同处理操作。在这些处理器中，有一个为主处理器，其余的为从处理器。仅主处理器形成的信息被输出到总线上。每个处理器有一个多路复用控制电路。该多路复用控制电路将自身形成的输出信息与输出到总线上的总线信息进行比较，由此检测故障并使内部电路执行必要的处理。

公开(公告)号：CN1159630A

公开(公告)日：1997-09-17

申请号：CN96110641.7

申请日：1996-07-11

Applicant: 富士通株式会社

Inventor： 渡部彻 ,  樱井康智 ,  岸野琢己 ,  广濑佳生 ,  小田原孝一 ,  野野村一泰 ,  竹野巧 ,  加藤慎哉 ,  野田敬人

IPC: G06F15/00

CPC classification number: G06F11/1658 ,  G06F11/1402 ,  G06F11/1675 ,  G06F11/1679 ,  G06F11/18 ,  G06F11/182 ,  G06F11/2041 ,  G06F11/22

Abstract: 一种TMR单元由总线连接许多处理器并同时执行相同处理操作。在这些处理器中，有一个为主处理器，其余的为从处理器。仅主处理器形成的信息被输出到总线上。每个处理器有一个多路复用控制电路。该多路复用控制电路将自身形成的输出信息与输出到总线上的总线信息进行比较，由此检测故障并使内部电路执行必要的处理。