高压集成电路
    1.
    发明授权

    公开(公告)号:CN100466256C

    公开(公告)日:2009-03-04

    申请号:CN200610110720.9

    申请日:2006-08-07

    Abstract: 本发明揭示高压集成电路。高压集成电路包括低压控制电路、浮动电路、P衬底、设置在衬底中的深N阱和设置在P衬底中的多个P阱。P阱和深N阱充当隔离结构。低压控制电路位于深N阱的外部,且浮动电路位于深N阱的内部。深N阱形成高压结型势垒,以隔离控制电路与浮动电路。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN1967844A

    公开(公告)日:2007-05-23

    申请号:CN200610143387.1

    申请日:2006-11-02

    Inventor: 蒋秋志 黄志丰

    Abstract: 一种包括离子掺杂接面的高压侧驱动器的半导体结构。离子掺杂接面包括一基板、一第一深阱、一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱彼此部分连接形成于基板内,且第一深阱及第二深阱具有相同离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域,且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域,且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。

    自驱动LDMOS晶体管
    4.
    发明公开

    公开(公告)号:CN1877862A

    公开(公告)日:2006-12-13

    申请号:CN200610103101.7

    申请日:2006-07-03

    Inventor: 蒋秋志 黄志丰

    Abstract: 本发明提供一种自驱动LDMOS,其利用位于漏极端子与辅助区域之间的寄生电阻器。所述寄生电阻器形成于准连接深N型阱中的两个耗尽边界之间。当所述两个耗尽边界夹断时,栅极端子处的栅极电压电位将被维持在所述漏极端子处的漏极电压电位。由于将所述栅极电压电位设计为等于或高于启动阈电压,所以所述LDMOS将相应地导通。此外,制造所述寄生电阻器不需要额外的晶粒空间和掩模工艺。此外,本发明的所述寄生电阻器不会降低所述LDMOS的击穿电压和操作速度。另外,当所述两个耗尽边界夹断时,所述栅极电压电位不会回应所述漏极电压电位的增加而变化。

    肖特基元件及制造该肖特基元件的半导体制程

    公开(公告)号:CN101051655B

    公开(公告)日:2010-11-17

    申请号:CN200710103403.9

    申请日:2007-05-08

    CPC classification number: H01L29/872 H01L29/0692

    Abstract: 本发明提供一种肖特基(Schottky)元件及其半导体制程。该肖特基元件包含一基板、一深阱、一肖特基接面(contact)、及一欧姆(Ohmic)接面。该基板以一第一型离子掺杂。该深阱区以一第二型离子掺杂且形成于基板中。该肖特基接面使一第一电极与该深阱区接触。该欧姆接面在该深阱区中使一第二电极与一含有第二型离子的重掺杂区接触。其中,该深阱区具有一形成于该肖特基接面下且含有一横向尺寸的几何状缺口(gap),该等第一型离子及该等第二型离子为互补,且该横向尺寸用以调整该击穿电压。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN100477219C

    公开(公告)日:2009-04-08

    申请号:CN200610159866.2

    申请日:2006-10-30

    Inventor: 蒋秋志 黄志丰

    Abstract: 本发明公开一种包括离子掺杂结的高压侧驱动器的半导体结构。离子掺杂结包括一衬底及一深阱。深阱形成于衬底内并具有一第一凹结构。离子掺杂结包括一连接至该深阱的第一凹结构的半导体区域,该半导体区域并具有与该衬底实质上相同的离子掺杂浓度。借此得以增加邻近电容结构凹区域的高压结的击穿电压。因此,得以降低芯片面积及制造高压侧驱动器的成本。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN100428473C

    公开(公告)日:2008-10-22

    申请号:CN200610143387.1

    申请日:2006-11-02

    Inventor: 蒋秋志 黄志丰

    Abstract: 一种包括离子掺杂接面的高压侧驱动器的半导体结构。离子掺杂接面包括一基板、一第一深阱、一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱彼此部分连接形成于基板内,且第一深阱及第二深阱具有相同离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域,且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域,且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN1945833A

    公开(公告)日:2007-04-11

    申请号:CN200610159866.2

    申请日:2006-10-30

    Inventor: 蒋秋志 黄志丰

    Abstract: 本发明公开一种包括离子掺杂结的高压侧驱动器的半导体结构。离子掺杂结包括一衬底及一深阱。深阱形成于衬底内并具有一第一凹结构。离子掺杂结包括一连接至该深阱的第一凹结构的半导体区域,该半导体区域并具有与该衬底实质上相同的离子掺杂浓度。借此得以增加邻近电容结构凹区域的高压结的击穿电压。因此,得以降低芯片面积及制造高压侧驱动器的成本。

Patent Agency Ranking