肖特基元件及制造该肖特基元件的半导体制程

    公开(公告)号:CN101051655B

    公开(公告)日:2010-11-17

    申请号:CN200710103403.9

    申请日:2007-05-08

    CPC classification number: H01L29/872 H01L29/0692

    Abstract: 本发明提供一种肖特基(Schottky)元件及其半导体制程。该肖特基元件包含一基板、一深阱、一肖特基接面(contact)、及一欧姆(Ohmic)接面。该基板以一第一型离子掺杂。该深阱区以一第二型离子掺杂且形成于基板中。该肖特基接面使一第一电极与该深阱区接触。该欧姆接面在该深阱区中使一第二电极与一含有第二型离子的重掺杂区接触。其中,该深阱区具有一形成于该肖特基接面下且含有一横向尺寸的几何状缺口(gap),该等第一型离子及该等第二型离子为互补,且该横向尺寸用以调整该击穿电压。

    功率转换器的启动电路
    2.
    发明授权

    公开(公告)号:CN1909354B

    公开(公告)日:2010-11-10

    申请号:CN200610109719.4

    申请日:2006-08-07

    Inventor: 杨大勇 黄志丰

    Abstract: 本发明是有关于一种功率转换器的启动电路,其包含有一第一晶体管、一阻抗装置、一第二晶体管、一第三晶体管与一二极管。第一晶体管耦接一电压源。第三晶体管串联于第一晶体管,以依据电压源输出一供应电压至功率转换器的一控制电路。二极管耦接于功率转换器的一变压器绕组与控制电路,以供应另一供应电压至控制电路。第二晶体管依据一控制讯号控制第一晶体管与第三晶体管。阻抗装置耦接第一晶体管与第三晶体管。当第二晶体管截止时,阻抗装置提供一偏压,以使第一晶体管与第三晶体管导通;当第二晶体管导通时,第三晶体管截止,且第一晶体管为负偏压状态。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN100477219C

    公开(公告)日:2009-04-08

    申请号:CN200610159866.2

    申请日:2006-10-30

    Inventor: 蒋秋志 黄志丰

    Abstract: 本发明公开一种包括离子掺杂结的高压侧驱动器的半导体结构。离子掺杂结包括一衬底及一深阱。深阱形成于衬底内并具有一第一凹结构。离子掺杂结包括一连接至该深阱的第一凹结构的半导体区域,该半导体区域并具有与该衬底实质上相同的离子掺杂浓度。借此得以增加邻近电容结构凹区域的高压结的击穿电压。因此,得以降低芯片面积及制造高压侧驱动器的成本。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN100428473C

    公开(公告)日:2008-10-22

    申请号:CN200610143387.1

    申请日:2006-11-02

    Inventor: 蒋秋志 黄志丰

    Abstract: 一种包括离子掺杂接面的高压侧驱动器的半导体结构。离子掺杂接面包括一基板、一第一深阱、一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱彼此部分连接形成于基板内,且第一深阱及第二深阱具有相同离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域,且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域,且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。

    高压侧驱动器的半导体结构及其制造方法

    公开(公告)号:CN1945833A

    公开(公告)日:2007-04-11

    申请号:CN200610159866.2

    申请日:2006-10-30

    Inventor: 蒋秋志 黄志丰

    Abstract: 本发明公开一种包括离子掺杂结的高压侧驱动器的半导体结构。离子掺杂结包括一衬底及一深阱。深阱形成于衬底内并具有一第一凹结构。离子掺杂结包括一连接至该深阱的第一凹结构的半导体区域,该半导体区域并具有与该衬底实质上相同的离子掺杂浓度。借此得以增加邻近电容结构凹区域的高压结的击穿电压。因此,得以降低芯片面积及制造高压侧驱动器的成本。

    高电压源的切换电路
    9.
    发明公开

    公开(公告)号:CN1859002A

    公开(公告)日:2006-11-08

    申请号:CN200610081374.6

    申请日:2006-05-22

    Inventor: 黄志丰 杨大勇

    Abstract: 本发明是有关于一种高电压源的切换电路,其包含有一接面场效电晶体、一阻抗装置、一第一电晶体与一第二电晶体,接面场效电晶体耦接一高电压源,第一电晶体串联于接面场效电晶体,以依据高电压源输出一电压,第二电晶体耦接第一电晶体并依据一控制讯号控制第一电晶体与接面场效电晶体,阻抗装置耦接接面场效电晶体与第一电晶体,当第二电晶体截止时,阻抗装置提供一偏压,以使接面场效电晶体与第一电晶体导通,当第二电晶体导通时,第一电晶体截止,且接面场效电晶体为负偏压状态。

    用于单片集成具有隔离结构的MOS场效晶体管及其制作方法

    公开(公告)号:CN1855538A

    公开(公告)日:2006-11-01

    申请号:CN200510066874.8

    申请日:2005-04-28

    CPC classification number: H01L27/0928 H01L21/823878 H01L21/823892

    Abstract: 一种用于单片集成具有隔离结构的金属氧化物半导体(MOS)场效晶体管器件,其中PMOS场效晶体管包括:置于P型衬底内的第一N型阱,第一P型区域置于第一N型阱区内,P+型漏极区域置于第一P型区域内,P+型源极区域与N+型接点区域形成第一源极电极,第一N型阱将PMOS场效晶体管的P+型源极区域与N+型接点区域包围起来;NMOS场效晶体管包括:置于P型衬底内的第二N型阱,第二P型区域置于第二N型阱区内,N+型漏极区域置于第二N型阱内,N+型源极区域与P+型接点区域形成一第二源极电极,第二P型区域将NMOS场效晶体管的N+型源极区域与P+型接点区域包围起来,多个分离P型区域置于该P型衬底内提供晶体管间的隔离。

Patent Agency Ranking