用于含硅材料的直接选择性沉积的分子层沉积碳掩模

    公开(公告)号:CN119948598A

    公开(公告)日:2025-05-06

    申请号:CN202380069399.6

    申请日:2023-09-19

    Abstract: 本发明技术的实施方式涉及半导体处理方法,所述半导体处理方法包括提供结构化半导体基板,所述基板包括具有底表面及顶表面的沟槽。所述方法进一步包括在沟槽的底表面上沉积含硅材料的一部分至少一个沉积周期,其中每一沉积周期包括:在沟槽的底表面和顶表面上沉积含硅材料的所述部分;在沟槽的底表面上的含硅材料上沉积含碳掩模层,其中所述含碳掩模层不形成在沟槽的顶表面上;从沟槽的顶表面移除所述含硅材料的所述部分;以及从沟槽的底表面上的含硅材料移除含碳掩模层,其中所沉积的含硅材料保留在沟槽的底表面上。

    六方氮化硼沉积
    2.
    发明公开

    公开(公告)号:CN118077030A

    公开(公告)日:2024-05-24

    申请号:CN202280068199.4

    申请日:2022-09-12

    Abstract: 示例性半导体处理方法可包括将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区。基板可设置在半导体处理腔室的处理区内。方法可包括在处理区中形成含硼前驱物和含氮前驱物的等离子体。基板的温度可维持在小于或约500℃。方法可包括在基板上形成材料层。材料层可包括六方氮化硼。方法包括在基板上形成材料层达第一时段之后,中止含硼前驱物的递送。方法可包括维持含氮前驱物的流动达第二时段,以及在维持含氮前驱物的流动的同时增加等离子体功率。

    硅锗的热沉积
    3.
    发明公开
    硅锗的热沉积 审中-实审

    公开(公告)号:CN117441224A

    公开(公告)日:2024-01-23

    申请号:CN202280040674.7

    申请日:2022-05-18

    Abstract: 半导体处理的示例性方法可以包括向半导体处理腔室的处理区域提供含硅前驱物。基板可以设置在半导体处理腔室的处理区域内。所述方法可以包括在基板上沉积含硅材料。在第一时间段之后,所述方法可以包括向半导体处理腔室的处理区域提供含锗前驱物。所述方法可以包括使含硅前驱物和含锗前驱物在大于或约400℃的温度下进行热反应。所述方法可以包括在基板上形成含硅和锗的层。

    形成钨支柱的方法
    5.
    发明公开

    公开(公告)号:CN116978862A

    公开(公告)日:2023-10-31

    申请号:CN202311135956.8

    申请日:2018-05-02

    Abstract: 描述了形成自对准图案的方法。在图案化膜上沉积膜材料以填充和覆盖由所述图案化膜形成的特征。使所述膜材料凹入到低于所述图案化膜的顶部的水平。通过暴露于金属前驱物来将所述凹入膜转化为金属膜,接着所述金属膜体积膨胀。

    使用反应性退火的间隙填充

    公开(公告)号:CN110476239B

    公开(公告)日:2023-10-13

    申请号:CN201880021521.1

    申请日:2018-04-05

    Abstract: 用于无缝间隙填充的方法包括:通过PECVD来形成可流动膜;以反应性退火将可流动膜退火以形成经退火的膜;以及将可流动膜或经退火的膜硬化以固化此膜。可使用更高级硅烷与等离子体来形成可流动膜。反应性退火可使用甲硅烷或更高级硅烷。UV硬化或其他硬化可用于固化可流动膜或经退火的膜。

    低温石墨烯生长
    7.
    发明公开

    公开(公告)号:CN116848619A

    公开(公告)日:2023-10-03

    申请号:CN202280013270.9

    申请日:2022-01-04

    Abstract: 半导体处理的示例性方法可包括将含碳前驱物与含氢前驱物递送至半导体处理腔室的处理区。所述方法可包括在半导体处理腔室的处理区内产生含碳前驱物与含氢前驱物的等离子体。所述方法可包括在定位在半导体处理腔室的处理区内的基板上形成石墨烯层。基板可维持在低于或约600℃的温度。所述方法可包括在以含氢前驱物维持等离子体的同时,停止含碳前驱物的流动。

    共形氧化硅膜沉积
    10.
    发明公开

    公开(公告)号:CN116507756A

    公开(公告)日:2023-07-28

    申请号:CN202180071902.2

    申请日:2021-10-15

    Abstract: 描述了在基板上沉积含硅膜的方法。所述方法包括将处理腔室加热至大于或等于200℃的温度;将处理腔室维持在小于或等于300托的压力;将硅前驱物与氧化亚氮(N2O)共同流入处理腔室;以及在基板上沉积共形含硅膜。含硅膜具有在从约3.8至约4.0的范围内的介电常数(k值),具有在1mA/cm2的漏电流下的大于8MV/cm的击穿电压,并且具有在2MV/cm下的小于1nA/cm2的漏电流。

Patent Agency Ranking