-
-
公开(公告)号:CN108140562B
公开(公告)日:2023-03-21
申请号:CN201680060335.X
申请日:2016-10-19
Applicant: 应用材料公司
IPC: H01L21/205 , H01L21/02 , H01L21/768
Abstract: 用于沉积膜的方法,包括将基材表面循环暴露至前体与除气环境,以移除从膜释出的气体。一些实施例进一步包括:并入毒化特征的顶部,以抑制特征的顶部处的膜生长。一些实施例进一步包括:在循环之间蚀刻在特征的顶部沉积的该膜的一部分,以增加间隙填充均匀度。
-
公开(公告)号:CN110945642A
公开(公告)日:2020-03-31
申请号:CN201880037482.4
申请日:2018-06-12
Applicant: 应用材料公司
IPC: H01L21/768 , H01L21/285 , H01L21/02
Abstract: 描述了用于以无缝钨填充物来填充基板特征的方法。所述方法包括沉积钨膜、将钨膜氧化成氧化钨柱、将氧化钨膜还原成无缝钨间隙填充物,且可选地在钨间隙填充物上沉积额外的钨。
-
公开(公告)号:CN110709967A
公开(公告)日:2020-01-17
申请号:CN201880036516.8
申请日:2018-05-24
Applicant: 应用材料公司
IPC: H01L21/3205 , H01L21/3065 , H01L21/3213 , H01L21/311 , H01L21/02
Abstract: 在一个实现方式中,提供了一种在处理腔室中的衬底上形成非晶硅层的方法。所述方法包括在衬底上沉积预定厚度的牺牲介电层。所述方法还包括通过去除所述牺牲介电层的部分以暴露所述衬底的上表面来在所述衬底上形成图案化特征。所述方法还包括对所述图案化特征执行等离子体处理。所述方法还包括在所述图案化特征和所述衬底的所述暴露上表面上沉积非晶硅层。所述方法还包括使用各向异性蚀刻工艺从所述图案化特征的上表面和所述衬底的所述上表面选择性去除所述非晶硅层,以提供填充在由所述非晶硅层形成的侧壁间隔件内的所述图案化特征。
-
公开(公告)号:CN106104775B
公开(公告)日:2019-05-21
申请号:CN201580006256.6
申请日:2015-01-21
Applicant: 应用材料公司
Inventor: 段仁官 , J·C·罗查-阿尔瓦雷斯 , 周建华 , N·刘 , 陈一宏 , A·B·玛里克 , S·R·恭德哈勒卡尔
Abstract: 在一个实施例中,公开一种处理腔室,其中所述处理腔室的至少一个表面具有包含SivYwMgxAlyOz的涂层,其中v的范围从约0.0196至0.2951,w的范围从约0.0131至0.1569,x的范围从约0.0164至0.0784,y的范围从约0.0197至0.1569,z的范围从约0.5882至0.6557,并且v+w+x+y+z=1。
-
-
公开(公告)号:CN107112278A
公开(公告)日:2017-08-29
申请号:CN201580068587.2
申请日:2015-11-17
Applicant: 应用材料公司
IPC: H01L21/768 , H01L23/532 , C23C16/30 , C23C16/452 , C23C16/455
CPC classification number: H01L23/5329 , C23C16/30 , C23C16/452 , C23C16/45523 , H01L21/0214 , H01L21/02145 , H01L21/02167 , H01L21/02178 , H01L21/02211 , H01L21/02274 , H01L21/0228 , H01L21/0234 , H01L21/76834 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00 , H01L21/76832
Abstract: 在此所述的实施例一般涉及含硅与铝层的形成。在此所述的包法可包括:将基板定位在工艺腔室的处理区域中;输送工艺气体到该处理区域,该工艺气体包含含铝气体与含硅气体;活化反应物气体,该反应物气体包含含氮气体、含氢气体、或上述的组合物;输送该反应物气体到该工艺气体以产生沉积气体,该沉积气体将含硅与铝层沉积在该基板上;及净化该处理区域。可执行上述步骤一或更多次以沉积蚀刻终止层。
-
公开(公告)号:CN105830210A
公开(公告)日:2016-08-03
申请号:CN201480069735.8
申请日:2014-11-25
Applicant: 应用材料公司
IPC: H01L21/8238 , H01L21/768
CPC classification number: H01L23/53238 , H01L21/76802 , H01L21/76831 , H01L21/76834 , H01L21/76879 , H01L23/5283 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种形成用于半导体器件中的互连结构的方法。该方法开始于将低k块状介电层形成在基板上并接着在低k块状介电层中形成沟槽。在低k块状介电层上形成衬里层,该衬里层共形地沉积到该沟槽。在衬里层上形成铜层,该铜层填充沟槽。移除铜层与衬里层的部分以形成低k块状介电层、衬里层与铜层的上表面。在低k块状介电层、衬里层与铜层的上表面上形成含金属介电层。
-
公开(公告)号:CN110419093B
公开(公告)日:2023-12-01
申请号:CN201880017633.X
申请日:2018-03-21
Applicant: 应用材料公司
IPC: H01L21/02 , H01L21/3065 , H01L21/311
Abstract: 在一个实施方式中,提供了一种在处理腔室中在基板上形成非晶硅层的方法。所述方法包括在基板上方沉积预确定的厚度的牺牲介电层。所述方法进一步包括通过去除所述牺牲介电层的部分以暴露所述基板的上表面来在所述基板上形成图案化特征。所述方法进一步包括对所述图案化特征进行等离子体处理。所述方法进一步包括在所述图案化特征以及所述基板的所述暴露上表面上沉积非晶硅层。所述方法进一步包括使用各向异性蚀刻处理选择性地从所述图案化特征的上表面和所述基板的所述上表面去除所述非晶硅层以提供填充在由所述非晶硅层形成的
-
-
-
-
-
-
-
-
-