交叉环形天线
    3.
    发明公开

    公开(公告)号:CN103733429A

    公开(公告)日:2014-04-16

    申请号:CN201280037483.1

    申请日:2012-07-26

    Abstract: 一种天线,其包含在固定于集成电路(IC106)的封装(104)内(其允许辐射被传播远离印刷电路板(PCB)从而降低干扰),并且该天线包括两个环形天线,其短接到地并“交叠”,而且包括“通孔壁”。IC106具有覆盖IC的保护性外壳(406),包括金属化层404和IC基板402,并且柱状凸起(302-1)固定在IC和天线封装件(104)之间。接着,天线封装件(104)能够固定到PCB。使用所公开的配置,通过改变输入信号的相对相位能够实现圆形极化,并且通过减少表面薄,“通孔壁”提高效率。

    信号边沿位置编码
    4.
    发明授权

    公开(公告)号:CN109995378B

    公开(公告)日:2024-08-27

    申请号:CN201811652562.9

    申请日:2018-12-29

    Abstract: 本申请公开信号边沿位置编码,一种电路(100)包括串行器模块(110),该串行器模块(110)包括输入级(120),该输入级(120)对输入信号(140)进行采样以在给定时间帧中捕获针对每个输入信号(140)的边沿位置。边沿编码器(124)将针对输入信号(140)的边沿位置编码到分组帧中,以指定针对输入信号(140)的边沿位置在给定时间帧中发生的位置。发送器(130)从边沿解码器(124)接收分组帧,并将分组帧转换到串行数据流(150)中。发送器(130)经由串行数据流(150)传送针对输入信号(140)的边沿位置。

    分子钟校准
    5.
    发明公开

    公开(公告)号:CN115733488A

    公开(公告)日:2023-03-03

    申请号:CN202211044930.8

    申请日:2022-08-30

    Abstract: 本申请公开了分子钟校准。一种方法(200),向PLL的基准输入和输出时钟电路提供(204)振荡器输出信号;向PLL的控制输入提供(206)第一除数值以调节包括物理单元、接收器和PLL的闭环;向输出时钟电路的控制输入提供(208)第二除数值以控制输出时钟信号的输出频率;在第一方向上偏移(212、216、220、224)第一除数值以引起闭环中的扰动;沿相反的第二方向偏移(212、216、220、224)第二除数值以抵消闭环对扰动的响应并调节输出时钟信号的输出频率;以及基于接收器输出信号,分析(212、216、220、224)闭环对扰动的响应。

    低损耗电流隔离电路系统

    公开(公告)号:CN110463053B

    公开(公告)日:2022-01-28

    申请号:CN201880019719.6

    申请日:2018-03-22

    Abstract: 在所描述的示例中,数字隔离器模块(160)包括隔离电路系统(120)。隔离电路系统(120)包括电容耦合电流隔离电路(130),其具有分别包括第一极板(128t,136t)和第二极板(128b,136b)的第一和第二耦合电容器(C1,C2),以及连接第一极板(128t,136t)的键合线(134)。第一电路(124a)具有第一电感器(LF),其经耦合以与和第一耦合电容器(C1)的第二极板(128b)相关联的第一寄生电容器(CP1)一起形成第一谐振回路电路。第二电路(124b)具有第二电感器(LF),其经耦合以与和第二耦合电容器(C2)的第二极板(136b)相关联的第二寄生电容器(CP2)一起形成第二谐振回路电路。

    雪崩光电二极管增益控制
    8.
    发明公开

    公开(公告)号:CN116097069A

    公开(公告)日:2023-05-09

    申请号:CN202180058551.1

    申请日:2021-08-06

    Abstract: 一种雪崩光电二极管(APD)电路包括第一APD(406)和偏置电路(404)。第一APD(406)被配置为检测光。偏置电路(404)被配置为控制第一APD(406)的增益。偏置电路(404)包括第二APD(410)、参考电压源(424)、偏置电压生成电路(422)以及被配置为屏蔽第二APD(410)免受光的影响的金属层(414)。参考电压源被配置为偏置第二APD(410)。偏置电压生成电路(422)被配置为基于由第二APD(410)输出的暗电流生成用于偏置第一APD(406)的偏置电压。

    低损耗电流隔离电路系统

    公开(公告)号:CN110463053A

    公开(公告)日:2019-11-15

    申请号:CN201880019719.6

    申请日:2018-03-22

    Abstract: 在所描述的示例中,数字隔离器模块(160)包括隔离电路系统(120)。隔离电路系统(120)包括电容耦合电流隔离电路(130),其具有分别包括第一极板(128t,136t)和第二极板(128b,136b)的第一和第二耦合电容器(C1,C2),以及连接第一极板(128t,136t)的键合线(134)。第一电路(124a)具有第一电感器(LF),其经耦合以与和第一耦合电容器(C1)的第二极板(128b)相关联的第一寄生电容器(CP1)一起形成第一谐振回路电路。第二电路(124b)具有第二电感器(LF),其经耦合以与和第二耦合电容器(C2)的第二极板(136b)相关联的第二寄生电容器(CP2)一起形成第二谐振回路电路。

    信号边沿位置编码
    10.
    发明公开

    公开(公告)号:CN109995378A

    公开(公告)日:2019-07-09

    申请号:CN201811652562.9

    申请日:2018-12-29

    Abstract: 本申请公开信号边沿位置编码,一种电路(100)包括串行器模块(110),该串行器模块(110)包括输入级(120),该输入级(120)对输入信号(140)进行采样以在给定时间帧中捕获针对每个输入信号(140)的边沿位置。边沿编码器(124)将针对输入信号(140)的边沿位置编码到分组帧中,以指定针对输入信号(140)的边沿位置在给定时间帧中发生的位置。发送器(130)从边沿解码器(124)接收分组帧,并将分组帧转换到串行数据流(150)中。发送器(130)经由串行数据流(150)传送针对输入信号(140)的边沿位置。

Patent Agency Ranking