-
公开(公告)号：CN101636913A
公开(公告)日：2010-01-27
申请号：CN200780038258.9
申请日：2007-09-04
Applicant: 快捷半导体有限公司
IPC: H03M9/00
CPC classification number: H03K19/0016
Abstract: 公开了一种具有灵活设计的串行器/解串器，该设计允许在计算机系统之间发送数据流，在该计算机系统中通过将串行器/解串器置于待机，数据发送之间的低功率模式下，功率耗散得到了显著地减少。字数据被分帧并且连同时钟脉冲一起发出，该时钟脉冲规定了何时可以可靠地接收位。高速率，典型地，CTL逻辑用于传输线驱动器以及与时钟脉冲一起，数据字比计算机系统能够给串行器/解串器发送下一个字更快地发出。所公开的串行器/解串器给字分帧并且检测字终端，随之系统被置于待机模式。另外，串行器/解串器可以被置于主/从布局，其中从体能够被安排来使用主体的时钟以将字数据位发送回给主体。
-
公开(公告)号：CN101636913B
公开(公告)日：2013-11-06
申请号：CN200780038258.9
申请日：2007-09-04
Applicant: 快捷半导体有限公司
IPC: H03M9/00
CPC classification number: H03K19/0016
Abstract: 本发明公开了一种具有灵活设计的串行器/解串器，该设计允许在计算机系统之间发送数据流，在该计算机系统中通过将串行器/解串器置于待机，数据发送之间的低功率模式下，功率耗散得到了显著地减少。字数据被分帧并且连同时钟脉冲一起发出，该时钟脉冲规定了何时可以可靠地接收位。高速率，典型地，CTL逻辑用于传输线驱动器以及与时钟脉冲一起，数据字比计算机系统能够给串行器/解串器发送下一个字更快地发出。所公开的串行器/解串器给字分帧并且检测字终端，随之系统被置于待机模式。另外，串行器/解串器可以被置于主/从布局，其中从体能够被安排来使用主体的时钟以将字数据位发送回给主体。
-
公开(公告)号：CN101390352B
公开(公告)日：2012-01-11
申请号：CN200780004591.8
申请日：2007-01-22
Applicant: 快捷半导体有限公司
Inventor： S·M·马卡卢索
IPC: H04L25/02
CPC classification number: H04L25/0272 , H03K17/6872
Abstract: 开关盒被堆叠以共用来自电源的公共电流。电源可以是电流源、电压源或者这些电源的组合。在优选实施例中，在开关盒中的晶体管开关可以通过不同极性的晶体管被并联，这些晶体管将表现出更好的平衡性，并且使输出信号对称。电容器可被用来平滑残留噪声电压信号。
-
Patent Agency Ranking
公开(公告)号：CN101390352A
公开(公告)日：2009-03-18
申请号：CN200780004591.8
申请日：2007-01-22
Applicant: 快捷半导体有限公司
Inventor： S·M·马卡卢索
IPC: H04L25/02
CPC classification number: H04L25/0272 , H03K17/6872
Abstract: 开关盒被堆叠以共用来自电源的公共电流。电源可以是电流源、电压源或者这些电源的组合。在优选实施例中，在开关盒中的晶体管开关可以通过不同极性的晶体管被并联，这些晶体管将表现出更好的平衡性，并且使输出信号对称。电容器可被用来平滑残留噪声电压信号。
-
公开(公告)号：CN102349236B
公开(公告)日：2014-08-06
申请号：CN201080011361.6
申请日：2010-03-04
Applicant: 快捷半导体有限公司
IPC: H03K3/356
CPC classification number: H03K3/356 , Y10T307/615 , Y10T307/696 , Y10T307/76 , Y10T307/858
Abstract: 本发明描述了一种把两个电源中的较高电压(或较低电压)自动、无缝的连接到输出端的电路。该电路在两个电源处于大致相同的电压电平时不会导致二极管电压降落，并且未使用的电压不会消耗待机电流。采用了交叉耦合的晶体管和交叉耦合的反相器。
-
公开(公告)号：CN101385242B
公开(公告)日：2013-09-04
申请号：CN200680027203.3
申请日：2006-07-17
Applicant: 快捷半导体有限公司
Inventor： S·M·马卡卢索
CPC classification number: H04L25/0272
Abstract: 具有补充电流源(N3，N4；P3，P4)的差动传输线路驱动器，其克服当该驱动器的逻辑状态被切换时的切换异常和电磁问题。在逻辑转换的过程中，被引向该驱动器的输出端(out P，out M)的电源(P1，P2；N1，N2)可能被阻止传送它的电流。本发明提供一补充电流，其在该转换周期中被激活以提供缺失的电流。本发明揭示的内容还详述了一种保持稳态共模输出电平的共模电路，以便在该驱动器的电源供给改变时帮助控制电磁干扰问题。
-
公开(公告)号：CN102349236A
公开(公告)日：2012-02-08
申请号：CN201080011361.6
申请日：2010-03-04
Applicant: 快捷半导体有限公司
IPC: H03K3/356
CPC classification number: H03K3/356 , Y10T307/615 , Y10T307/696 , Y10T307/76 , Y10T307/858
Abstract: 本发明描述了一种把两个电源中的较高电压(或较低电压)自动、无缝的连接到输出端的电路。该电路在两个电源处于大致相同的电压电平时不会导致二极管电压降落，并且未使用的电压不会消耗待机电流。采用了交叉耦合的晶体管和交叉耦合的反相器。
-
公开(公告)号：CN101385242A
公开(公告)日：2009-03-11
申请号：CN200680027203.3
申请日：2006-07-17
Applicant: 快捷半导体有限公司
Inventor： S·M·马卡卢索
CPC classification number: H04L25/0272
Abstract: 具有补充电流源(N3，N4；P3，P4)的差动传输线路驱动器，其克服当该驱动器的逻辑状态被切换时的切换异常和电磁问题。在逻辑转换的过程中，被引向该驱动器的输出端(out P，out M)的电源(P1，P2；N1，N2)可能被阻止传送它的电流。本发明提供一补充电流，其在该转换周期中被激活以提供缺失的电流。本发明揭示的内容还详述了一种保持稳态共模输出电平的共模电路，以便在该驱动器的电源供给改变时帮助控制电磁干扰问题。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.024 seconds)
