公开(公告)号：CN119300445A

公开(公告)日：2025-01-10

申请号：CN202310781409.0

申请日：2023-06-28

Applicant: 无锡华润华晶微电子有限公司 ,  华润微电子控股有限公司

Inventor： 叶俊 ,  肖璇 ,  何明江 ,  侯钦志 ,  杨涛 ,  宋超然 ,  刘园园 ,  杨治宇

IPC: H10D64/01 ,  H10D64/27

Abstract: 本发明提供一种具有底部厚氧化层的SGT器件及制作方法，包括：于沟槽中形成第一氧化硅层和阻挡层；去除沟槽底部的第一氧化硅层和阻挡层；采用热氧化法于沟槽底部显露的硅基底中形成底部厚氧化硅层；于阻挡层的侧壁形成第二氧化硅层，于沟槽中形成屏蔽栅极；于屏蔽栅极上形成隔离层；于隔离层上方的沟槽侧壁形成栅氧层；于沟槽中形成控制栅极。本发明中底部厚氧化硅层能够改善沟槽氧化层电势集中问题，电势线分布更加均匀，有效提升器件的击穿电压与反向击穿工作稳定性，并且，底部厚氧化硅层也有利于减小电容，减少栅电荷；另外，第一隔离层和第二隔离层叠加，能够有效增强多晶硅屏蔽栅极和多晶硅控制栅极之间的隔离可靠性。