公开(公告)号：CN103548262A

公开(公告)日：2014-01-29

申请号：CN201280023242.1

申请日：2012-02-29

Applicant: 松下电器产业株式会社

Inventor： 森江隆史 ,  崎山史朗 ,  柳泽直志 ,  尾关俊明 ,  三木拓司

IPC: H03H11/04 ,  H03H7/06 ,  H03M1/08 ,  H03M1/10

CPC classification number: H03M1/12 ,  G05F3/16

Abstract: 本发明提供一种参考电压稳定化电路及具备该电路的集成电路。针对干扰噪声、内部电路的自身噪声，稳定地保持参考电压。将通过第1以及第2信号线(L1、L2)的至少一方而提供的参考电压稳定化的参考电压稳定化电路(10)具备：前段电路(1)，其具有被连接在第1信号线(L1)与第2信号线(L2)之间的电容性通路(11)；和后段电路(2)，其具有电阻性通路(21)和电阻电路(22H、22L)。该电阻性通路(21)被连接在第1信号线(L1)与第2信号线(L2)之间，该电阻电路(22H、22L)在电容性通路(11)与电阻性通路(21)之间、被插入到第1以及第2信号线(L1、L2)中提供参考电压的信号线中。

公开(公告)号：CN102763337A

公开(公告)日：2012-10-31

申请号：CN201080064158.5

申请日：2010-08-24

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  三木拓司

IPC: H03M1/12

CPC classification number: G04F10/005 ,  H03K5/1515 ,  H03M1/50

Abstract: 本发明提供一种时间差数字转换级及具备它的时间差数字转换器。时间差数字转换电路(11)根据所输入的第1及第2信号的相位差来输出表示-(2n-1-1)～+(2n-1-1)的整数值的n比特的数字信号。时间差放大电路(13)输出将第1及第2信号的相位差放大为2n-1倍之后的两个信号。延迟调整电路(14)输出对从时间差放大电路(13)输出的两个信号附加了与数字信号相应的相位差之后的两个信号。输出检测电路(15)检测到从延迟调整电路(14)输出了两个信号后输出检测信号。存储电路(12)与检测信号同步地锁存数字信号。通过将具备了上述各要素的时间差数字转换级(10)进行多级连接，从而构成了流水线型时间差数字转换器。因而，可以实现小型且高分辨率的时间差数字转换器。

公开(公告)号：CN103583002A

公开(公告)日：2014-02-12

申请号：CN201180070669.2

申请日：2011-08-03

Applicant: 松下电器产业株式会社

Inventor： 三木拓司 ,  崎山史朗 ,  柳泽直志

IPC: H03M1/38 ,  H03M1/10

CPC classification number: H03M1/1033 ,  H03M1/1061 ,  H03M1/466

Abstract: 高位侧DAC(21)以及低位侧DAC(22)具有以二进制比率来对电容值进行加权的多个电容元件(c1～c4、c6～c9)，构成为：各电容元件的一端与公共节点连接，另一端与第一以及第二电压的任一者选择性地连接，且以耦合电容(23)来耦合高位侧DAC和低位侧DAC。高位侧DAC控制电路(7)对高位侧DAC选择性地输入补正控制信号以及从逐次比较电路(5)输出的数字信号的任一者。低位侧DAC(22)具有至少1个可变电容元件(ct1、ct2)，其一端与公共节点连接，另一端根据从逐次比较电路(5)向高位侧DAC(21)输出的数字信号的高位比特而与第一以及第二电压的任一者选择性地连接。

公开(公告)号：CN102474264A

公开(公告)日：2012-05-23

申请号：CN200980160966.9

申请日：2009-11-11

Applicant: 松下电器产业株式会社

Inventor： 三木拓司 ,  森江隆史

IPC: H03M1/44 ,  H03M1/10

CPC classification number: H03M1/1057 ,  H03M1/0695

Abstract: 一种流水线型AD变换器，在数字域上对流水线型AD变换器的AD变换误差进行校正。数字校正电路(30)针对校正对象的AD变换级(101、102)，分别计算出在对对象级输入了高位的参照电压的状态下将对象级的数字输出置为0时和置为+1时的对象级的下一级以后的AD变换误差EA、以及在对对象级输入了低位的参照电压的状态下将对象级的数字输出置为0时和置为-1时的对象级的下一级以后的AD变换误差EB，在对象级的数字输出为-1时，将-(EA+EB)/2作为对象级的校正值，在为0时将-(EA-EB)/2作为对象级的校正值，在为+1时将+(EA+EB)/2作为对象级的校正值，来进行加法运算。

公开(公告)号：CN103262423A

公开(公告)日：2013-08-21

申请号：CN201180061145.7

申请日：2011-07-28

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  高山雅夫 ,  三木拓司

IPC: H03M1/12

CPC classification number: H03M1/50 ,  G04F10/005

Abstract: 将两个输入信号的时间差转换为1比特的数字值，并对两个输入信号的时间差进行调整后生成两个输出信号的时间差数字转换电路包括：对两个输入信号的相位进行比较后生成数字值的相位比较部件(11)、将两个输入信号中相位超前的信号作为第一信号输出、将相位滞后的信号作为第二信号输出的相位选择部件(12)以及延迟输出所述第一信号的延迟部件(13)。该时间差数字转换电路将延迟部件的输出信号和第二信号作为两个输出信号输出。