静电保护装置
    1.
    发明公开

    公开(公告)号:CN102341909A

    公开(公告)日:2012-02-01

    申请号:CN201080009870.5

    申请日:2010-11-01

    CPC classification number: H01L27/0262

    Abstract: 静电保护装置(101)具备第一导电型的基板(1)、形成在基板(1)上的、与上述第一导电型不同的第二导电型的第一低浓度扩散区域(2)及上述第一导电型的第二低浓度扩散区域(3)、形成在第一低浓度扩散区域(2)中、相互电连接的上述第二导电型的第一高浓度扩散区域(4)及上述第一导电型的第二高浓度扩散区域(5)、形成在第二低浓度扩散区域(3)中、相互电连接的上述第一导电型的第三高浓度扩散区域(9)及上述第二导电型的第四高浓度扩散区域(8)、形成在第一低浓度扩散区域(2)中的上述第一导电型的第五高浓度扩散区域(6)、和形成在第二低浓度扩散区域(3)中的上述第二导电型的第六高浓度扩散区域(7),第五高浓度扩散区域(6)与第六高浓度扩散区域(7)电连接。

    电平位移电路
    2.
    发明公开

    公开(公告)号:CN1551502A

    公开(公告)日:2004-12-01

    申请号:CN200410028447.6

    申请日:2004-03-11

    CPC classification number: H03K3/356139 H03K3/356191

    Abstract: 本发明公开了一种电平位移电路,其目的在于:抑制在CMOS结构的电平位移电路中产生贯通电流。在由4个晶体管M1~M4构成的CMOS结构的电平移位基本电路10中,加了用以抑制其贯通电流的控制电路20。在使控制输入VS1为低电平而让控制用N型MOS晶体管M7、M8截止的那一时间段(开关断开期间),让互补数据输入Vin1、Vin2迁移。在该开关断开期间,N型MOS晶体管M1、M2的各自的源极从VSS上分离。而且,在该开关断开期间内,通过控制输入VS2为低电平而让控制用P型MOS晶体管M5、M6接通。在这些控制用P型MOS晶体管M5、M6接通的那段时间,数据输出Vout1和Vout2都预充电到VDD(预充电期间)。

    电平移位电路
    3.
    发明授权

    公开(公告)号:CN1311635C

    公开(公告)日:2007-04-18

    申请号:CN200410028447.6

    申请日:2004-03-11

    CPC classification number: H03K3/356139 H03K3/356191

    Abstract: 本发明公开了一种电平移位电路,其目的在于:抑制在CMOS结构的电平移位电路中产生直通电流。在由4个晶体管(M1~M4)构成的CMOS结构的电平移位基本电路(10)中,加了用以抑制其直通电流的控制电路(20)。在使控制输入(VS1)为低电平而让控制用N型MOS晶体管(M7、M8)截止的那一时间段(开关断开期间),让互补数据输入(Vin1、Vin2)迁移。在该开关断开期间,N型MOS晶体管(MI、M2)的各自的源极从VSS上分离。而且,在该开关断开期间内,通过控制输入(VS2)为低电平而让控制用P型MOS晶体管(M5、M6)接通。在这些控制用P型MOS晶体管(M5、M6)接通的那段时间,数据输出(Vout1和Vout2)都预充电到VDD(预充电期间)。

    数据驱动器
    5.
    发明公开

    公开(公告)号:CN1490784A

    公开(公告)日:2004-04-21

    申请号:CN03155342.7

    申请日:2003-08-27

    CPC classification number: G09G3/3688

    Abstract: 本发明的目的在于:在用在串联COG(Chip On Glass)方式的液晶面板的数据驱动器中,能够一直确保时钟和数据间的设定时间及保持时间的容限。本发明公开了一种数据驱动器,将第1,第2、第3及第4反相器21、22、23、24串联起来构成反相器链20,将时钟输入加给第1反相器21。在第1反相器21的电源一侧接上第1电流源25,在第3反相器23的接地一侧接上第2电流源27。当时钟输出的占空比小于所希望的值时,让第1电流源25的电流量减少而延迟时钟输出的下降;当时钟输出的占空比大于所希望的值时,让第2电流源27的电流量减少而延迟时钟输出的上升。

Patent Agency Ranking