-
公开(公告)号：CN1975905B
公开(公告)日：2011-05-18
申请号：CN200610132242.1
申请日：2006-10-12
Applicant: 松下电器产业株式会社
CPC classification number: H03K5/13 , H03K5/15013 , H03K2005/00052 , H03K2005/00273
Abstract: 本发明提供一种相位调整电路，所述相位调整电路具有第1至第n二相位调整电路。各二相位调整电路包括：计算所输入的2个信号的逻辑和的第1逻辑电路；计算逻辑积的第2逻辑电路；第1延迟电路，具有与第2逻辑电路相等的信号延迟量，使第1逻辑电路的输出信号延迟；以及第2延迟电路，具有与第1逻辑电路相等的信号延迟量，使第2逻辑电路的输出信号延迟。这里，2个二相位调整电路的输出信号成为次级的二相位调整电路的输入信号。
-
公开(公告)号：CN102035510A
公开(公告)日：2011-04-27
申请号：CN201010521425.9
申请日：2006-10-12
Applicant: 松下电器产业株式会社
CPC classification number: H03K5/13 , H03K5/15013 , H03K2005/00052 , H03K2005/00273
Abstract: 本发明提供一种相位调整电路，所述相位调整电路具有第1至第n二相位调整电路。各二相位调整电路包括：计算所输入的2个信号的逻辑和的第1逻辑电路；计算逻辑积的第2逻辑电路；第1延迟电路，具有与第2逻辑电路相等的信号延迟量，使第1逻辑电路的输出信号延迟；以及第2延迟电路，具有与第1逻辑电路相等的信号延迟量，使第2逻辑电路的输出信号延迟。这里，2个二相位调整电路的输出信号成为次级的二相位调整电路的输入信号。
-
公开(公告)号：CN102119487A
公开(公告)日：2011-07-06
申请号：CN200980130929.3
申请日：2009-03-23
Applicant: 松下电器产业株式会社
IPC: H03K3/0231 , H03K3/353 , H03K4/501
CPC classification number: H03K4/501
Abstract: 本发明提供一种基准频率生成电路、半导体集成电路和电子设备。振荡电路(11)对基准时钟(CKa、CKb)的信号电平的迁移进行响应，互补地增减振荡信号(OSCa、OSCb)的信号电平。振荡控制电路(12)对振荡信号(OSCa、OSCb)的信号电平与比较电压(VR)进行比较，基于比较结果使基准时钟(CKa、CKb)的信号电平迁移。参考控制电路(14)增减比较电压(VR)，使得分别与振荡信号(OSCa、OSCb)的电力成比例的中间信号(Sp)的信号电平和基准电压(Vref)之间的差减小。
-
公开(公告)号：CN100514945C
公开(公告)日：2009-07-15
申请号：CN03810614.0
申请日：2003-08-27
Applicant: 松下电器产业株式会社
CPC classification number: G09G3/3685 , G09G2310/027 , G09G2330/06 , H04L25/0272 , H04L25/4902
Abstract: 本发明提供了一种数据接收发送系统，在发送时钟信号及和该时钟信号同步的多个数据信号时，在时钟用发送系统(12)，反馈控制驱动开关的驱动脉宽后，以小振幅发送时钟信号；通过将该脉宽的控制信号用于控制各数据用发送系统(13)中的驱动开关，同时也实现各数据信号的小振幅发送。并且，在时钟用接收系统(10)，通过将所述脉宽的控制信号应用于时钟延迟电路的延迟控制，实现在各数据用接收系统(11)的接收数据的最佳锁存时序。
-
公开(公告)号：CN1943113A
公开(公告)日：2007-04-04
申请号：CN200480042570.1
申请日：2004-11-17
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/093 , H03H19/004 , H03L7/0891
Abstract: 环路滤波器(30)包括：设置在电流信号的输入端和基准电压之间的第1电容元件(31)；设置在上述输入端和第1电容元件(31)之间的开关电容电路(32)；以及与第1电容元件(31)和上述开关电容电路(32)并联设置的第2电容元件(33)。在开关电容电路(32)中，在将第3电容元件(321)连接在第1电容元件(31)一侧时，第4电容元件(322)连接在第2电容元件(33)一侧。在上述结构的环路滤波器(30)中，将第2电容元件(33)的电容值设置得比第3电容元件和第4电容元件(321、322)的电容值都大。
-
Patent Agency Ranking
公开(公告)号：CN102823140A
公开(公告)日：2012-12-12
申请号：CN201080065794.X
申请日：2010-10-13
Applicant: 松下电器产业株式会社
IPC: H03M1/38
CPC classification number: H03M1/0624 , H03M1/462
Abstract: 时钟生成部(11)在时钟(RCK)向第1电压电平转变时，使时钟(SCK)向第2电压电平转变，在时钟(ICK)的从第1电压电平向第2电压电平的转变发生n次时，使时钟(SCK)向第1电压电平转变。时钟生成部(12)在时钟(SCK)向第2电压电平转变时，使时钟(ICK)向第1电压电平转变，在比较信号(QP、QN)向相互不同的电压电平转变时，使时钟(ICK)向第2电压电平转变，在比较信号(QP、QN)向相互相同的电压电平转变时起经过了可变延迟时间后，使时钟(ICK)向第1电压电平转变。延迟控制部(13)对时钟生成部(12)的可变延迟时间进行控制，以使得时钟(SCK)的第1电压电平期间相对于时钟(RCK)的周期的比例接近预先确定的比例。
-
公开(公告)号：CN102084591A
公开(公告)日：2011-06-01
申请号：CN200980126229.7
申请日：2009-03-05
Applicant: 松下电器产业株式会社
CPC classification number: H03K3/0315 , H03K2005/00052
Abstract: 一种耦合式环形振荡器，其具备：q个环形振荡器(10)，各环形振荡器(10)分别由p个反相电路(11)连接为环状而成；和相位耦合环(20)，其通过将p×q个相位耦合电路(21)连接为环状而成，该相位耦合电路，将q个环形振荡器的任意一个中的p个反相电路的任意一个的输出，与q个环形振荡器的另一个中的p个反相电路的任意一个的输出，以规定的相位关系耦合，关于所述耦合式环形振荡器，将q个环形振荡器的每一个中的p个反相电路的任意一个作为组，至少对于一个组，将属于该组的q个反相电路的输出固定为同相(步骤1)，并在此状态下使q个环形振荡器振荡(步骤2)，之后解除这些反相电路的输出的同相固定状态。
-
公开(公告)号：CN1653767A
公开(公告)日：2005-08-10
申请号：CN03810614.0
申请日：2003-08-27
Applicant: 松下电器产业株式会社
CPC classification number: G09G3/3685 , G09G2310/027 , G09G2330/06 , H04L25/0272 , H04L25/4902
Abstract: 本发明提供了一种数据接收发送系统，在发送时钟信号及和该时钟信号同步的多个数据信号时，在时钟用发送系统(12)，反馈控制驱动开关的驱动脉宽后，以小振幅发送时钟信号；通过将该脉宽的控制信号用于控制各数据用发送系统(13)中的驱动开关，同时也实现各数据信号的小振幅发送。并且，在时钟用接收系统(10)，通过将所述脉宽的控制信号应用于时钟延迟电路的延迟控制，实现在各数据用接收系统(11)的接收数据的最佳锁存时序。
-
公开(公告)号：CN102084591B
公开(公告)日：2013-09-04
申请号：CN200980126229.7
申请日：2009-03-05
Applicant: 松下电器产业株式会社
CPC classification number: H03K3/0315 , H03K2005/00052
Abstract: 一种耦合式环形振荡器，其具备：q个环形振荡器(10)，各环形振荡器(10)分别由p个反相电路(11)连接为环状而成；和相位耦合环(20)，其通过将p×q个相位耦合电路(21)连接为环状而成，该相位耦合电路，将q个环形振荡器的任意一个中的p个反相电路的任意一个的输出，与q个环形振荡器的另一个中的p个反相电路的任意一个的输出，以规定的相位关系耦合，关于所述耦合式环形振荡器，将q个环形振荡器的每一个中的p个反相电路的任意一个作为组，至少对于一个组，将属于该组的q个反相电路的输出固定为同相(步骤1)，并在此状态下使q个环形振荡器振荡(步骤2)，之后解除这些反相电路的输出的同相固定状态。
-
公开(公告)号：CN101438497B
公开(公告)日：2012-06-06
申请号：CN200780016130.2
申请日：2007-06-15
Applicant: 松下电器产业株式会社
IPC: H03K19/0185 , H03K5/15
CPC classification number: H03K19/01855 , H03K3/0315 , H03K3/354
Abstract: n个电平移位器(LS0～LS7)分别包括接收n个时钟信号(P0～P7)中任一信号的第一NMOS晶体管(Mn1)和接收来自其他电平移位器的输出信号的第一PMOS晶体管(Mp1)。供给电平移位器(LS0～LS7)各自所包含的PMOS晶体管(Mp1)的输出信号来自接收相对于供给该电平移位器所包含的NMOS晶体管(Mn1)的时钟信号的相位延迟量为相位量X(0°
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.027 seconds)
