错误及同步的检出装置和检出方法

    公开(公告)号:CN1194474C

    公开(公告)日:2005-03-23

    申请号:CN02102380.8

    申请日:2002-01-22

    CPC classification number: H04N19/89 H04N19/61

    Abstract: 一种错误及同步的检出装置,利用数据排列替换单元1将7比特单位的字节数据替换为以8比特为1字节的字节数据。其后,始终使用该8比特单位的字节数据,并将该各字节数据存储在由RAM构成的数据存储单元3中。奇偶校验单元2接收来自数据排列替换单元1的字节数据和来自数据存储单元3的已延迟1496个时钟的各字节数据,进行各字节数据的同步检出运算及奇偶校验运算。因此,通过字节/字节变换处理,就不需要并行/串行变换电路及串行/并行变换电路。因为使用RAM来存储各字节数据,所以不需要1496段的延迟器。

    错误及同步的检出装置和检出方法

    公开(公告)号:CN1367584A

    公开(公告)日:2002-09-04

    申请号:CN02102380.8

    申请日:2002-01-22

    CPC classification number: H04N19/89 H04N19/61

    Abstract: 一种错误及同步的检出装置,利用数据排列替换单元1将7比特单位的字节数据替换为以8比特为1字节的字节数据。其后,始终使用该8比特单位的字节数据,并将该各字节数据存储在由RAM构成的数据存储单元3中。奇偶校验单元2接收来自数据排列替换单元1的字节数据和来自数据存储单元3的已延迟1496个时钟的各字节数据,进行各字节数据的同步检出运算及奇偶校验运算。因此,通过字节/字节变换处理,就不需要并行/串行变换电路及串行/并行变换电路。因为使用RAM来存储各字节数据,所以不需要1496段的延迟器。

    加密解密装置、加密装置以及解密装置

    公开(公告)号:CN100521599C

    公开(公告)日:2009-07-29

    申请号:CN03819018.4

    申请日:2003-08-08

    CPC classification number: H04L9/0637 H04L2209/046

    Abstract: 作为加密解密装置,包括:数据结构分析块,其接收加密数据或者应该加密的数据,将控制用数据、以及加密数据或者应该加密数据作为处理分组输入数据输出;数据控制块,其根据控制用数据,求得和输出模式选择信号;公用处理块,其对处理分组输入数据进行加密或者解密,并输出所得结果。公用处理块被构成为通过进行使用所输入密钥数据的ECB处理而能够在CBC模式和CFB模式的任意一个模式中进行加密和解密,并通过模式选择信号所示的模式进行加密或者解密。

Patent Agency Ranking