公开(公告)号：CN1540754A

公开(公告)日：2004-10-27

申请号：CN200410047701.7

申请日：2004-03-22

Applicant: 松下电器产业株式会社

Inventor： 大西学 ,  竹村康司 ,  永井纪行 ,  许浩沿 ,  中山知之 ,  土井淳

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/82

Abstract: 本发明提供一种半导体器件，在采用POE(元件上焊盘)技术和锯齿状的电极焊盘排列的CSP型(芯片尺寸封装)的半导体器件中，消除了半导体芯片尺寸增大的主要原因。在邻接半导体芯片(10)的表面上的边角单元(11)处，分别在四周边缘部分形成排列的输入输出单元(12)、在各输入输出单元(12)上形成电极焊盘(13)。电极焊盘(13)以锯齿状的焊盘排列形式构成内侧焊盘列和外侧焊盘列。其中，通过省略邻接构成内侧焊盘列的电极焊盘(13)中的边角单元(11)两侧的规定范围内排列的电极焊盘，可以防止在半导体芯片(10)上凸起连接的载体(20)的布线图形(21)和通孔(22)的交错。

公开(公告)号：CN100378979C

公开(公告)日：2008-04-02

申请号：CN200410047701.7

申请日：2004-03-22

Applicant: 松下电器产业株式会社

Inventor： 大西学 ,  竹村康司 ,  永井纪行 ,  许浩沿 ,  中山知之 ,  土井淳

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/82

Abstract: 本发明提供一种半导体器件，在采用POE(元件上焊盘)技术和锯齿状的电极焊盘排列的CSP型(芯片尺寸封装)的半导体器件中，消除了半导体芯片尺寸增大的主要原因。在邻接半导体芯片(10)的表面上的边角单元(11)处，分别在四周边缘部分形成排列的输入输出单元(12)、在各输入输出单元(12)上形成电极焊盘(13)。电极焊盘(13)以锯齿状的焊盘排列形式构成内侧焊盘列和外侧焊盘列。其中，通过省略邻接构成内侧焊盘列的电极焊盘(13)中的边角单元(11)两侧的规定范围内排列的电极焊盘，可以防止在半导体芯片(10)上凸起连接的载体(20)的布线图形(21)和通孔(22)的交错。