公开(公告)号：CN103620776B

公开(公告)日：2017-02-08

申请号：CN201280031587.1

申请日：2012-09-24

Applicant: 松下电器产业株式会社

Inventor： 永井纪行 ,  土肥茂史

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/00 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/32 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13016 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2924/12042 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 半导体装置具备：第1半导体芯片(1)；上表面与第1半导体芯片(1)的上表面相向配置，比第1半导体芯片(1)的尺寸小的第2半导体芯片(2)；从第2半导体芯片(2)的侧面朝向外侧而形成的扩展部(9)；和上表面与第1半导体芯片(1)的上表面相向配置，并且上表面与第2半导体芯片(2)的下表面相向配置的布线基板(3)。半导体装置还具备第1布线(10)，该第1布线(10)形成于第2半导体芯片(2)的下表面以及扩展部(9)的下表面上，与布线基板(3)连接。

公开(公告)号：CN102176437A

公开(公告)日：2011-09-07

申请号：CN201110022394.7

申请日：2006-07-25

Applicant: 松下电器产业株式会社

Inventor： 永井纪行 ,  滨谷毅 ,  三村忠昭

IPC: H01L23/485

CPC classification number: H01L23/5225 ,  H01L23/525 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48847 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/01004 ,  H01L2924/01033

Abstract: 本发明揭示一种半导体器件，通过加厚层间膜(22)，并将电极焊盘(11)的一部分或全部引出到有源区(16)且形成于该区，能使输入输出区(15)缩小，因而能缩小半导体器件的面积。

公开(公告)号：CN1988144A

公开(公告)日：2007-06-27

申请号：CN200610141386.3

申请日：2006-09-26

Applicant: 松下电器产业株式会社

Inventor： 太田行俊 ,  永井纪行 ,  滨谷毅

IPC: H01L23/485 ,  H01L23/522

CPC classification number: H01L23/522 ,  H01L22/32 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2224/05001 ,  H01L2224/05093 ,  H01L2224/0554 ,  H01L2224/05554 ,  H01L2224/45124 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明揭示一种半导体器件，在这种具有用镶嵌法形成的布线的多层布线结构的半导体器件中，至少一部分电极焊盘将具有处理与外部的电连接用的区域的第1导电层(5)，形成在多层布线结构中半导体衬底(1)上必不可少的钝化膜(4)上。

公开(公告)号：CN100517672C

公开(公告)日：2009-07-22

申请号：CN200610095646.8

申请日：2006-06-22

Applicant: 松下电器产业株式会社

Inventor： 永井纪行 ,  阪下俊彦

IPC: H01L23/485

Abstract: 本发明揭示一种半导体器件，用沿着探针的前进方向平行并排的多个细金属层，形成焊盘金属(22)的至少探针区域(23)的正下方部分，从而不会导致工艺和芯片尺寸增大，能够提高焊盘金属(22)的表面平整度，防止半导体器件的特性恶化。

公开(公告)号：CN1905180A

公开(公告)日：2007-01-31

申请号：CN200610108514.4

申请日：2006-07-25

Applicant: 松下电器产业株式会社

Inventor： 永井纪行 ,  滨谷毅 ,  三村忠昭

IPC: H01L23/485

CPC classification number: H01L23/5225 ,  H01L23/525 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48847 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/01004 ,  H01L2924/01033

Abstract: 本发明揭示一种半导体器件，通过加厚层间膜(22)，并将电极焊盘(11)的一部分或全部引出到有源区(16)且形成于该区，能使输入输出区(15)缩小，因而能缩小半导体器件的面积。

公开(公告)号：CN1905180B

公开(公告)日：2011-02-23

申请号：CN200610108514.4

申请日：2006-07-25

Applicant: 松下电器产业株式会社

Inventor： 永井纪行 ,  滨谷毅 ,  三村忠昭

IPC: H01L23/485

CPC classification number: H01L23/5225 ,  H01L23/525 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48847 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/01004 ,  H01L2924/01033

Abstract: 本发明揭示一种半导体器件，通过加厚层间膜(22)，并将电极焊盘(11)的一部分或全部引出到有源区(16)且形成于该区，能使输入输出区(15)缩小，因而能缩小半导体器件的面积。

公开(公告)号：CN1540754A

公开(公告)日：2004-10-27

申请号：CN200410047701.7

申请日：2004-03-22

Applicant: 松下电器产业株式会社

Inventor： 大西学 ,  竹村康司 ,  永井纪行 ,  许浩沿 ,  中山知之 ,  土井淳

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/82

Abstract: 本发明提供一种半导体器件，在采用POE(元件上焊盘)技术和锯齿状的电极焊盘排列的CSP型(芯片尺寸封装)的半导体器件中，消除了半导体芯片尺寸增大的主要原因。在邻接半导体芯片(10)的表面上的边角单元(11)处，分别在四周边缘部分形成排列的输入输出单元(12)、在各输入输出单元(12)上形成电极焊盘(13)。电极焊盘(13)以锯齿状的焊盘排列形式构成内侧焊盘列和外侧焊盘列。其中，通过省略邻接构成内侧焊盘列的电极焊盘(13)中的边角单元(11)两侧的规定范围内排列的电极焊盘，可以防止在半导体芯片(10)上凸起连接的载体(20)的布线图形(21)和通孔(22)的交错。

公开(公告)号：CN103620776A

公开(公告)日：2014-03-05

申请号：CN201280031587.1

申请日：2012-09-24

Applicant: 松下电器产业株式会社

Inventor： 永井纪行 ,  土肥茂史

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L25/00 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/32 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13016 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2924/12042 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 半导体装置具备：第1半导体芯片(1)；上表面与第1半导体芯片(1)的上表面相向配置，比第1半导体芯片(1)的尺寸小的第2半导体芯片(2)；从第2半导体芯片(2)的侧面朝向外侧而形成的扩展部(9)；和上表面与第1半导体芯片(1)的上表面相向配置，并且上表面与第2半导体芯片(2)的下表面相向配置的布线基板(3)。半导体装置还具备第1布线(10)，该第1布线(10)形成于第2半导体芯片(2)的下表面以及扩展部(9)的下表面上，与布线基板(3)连接。

公开(公告)号：CN102918637A

公开(公告)日：2013-02-06

申请号：CN201180026140.0

申请日：2011-10-20

Applicant: 松下电器产业株式会社

Inventor： 仲野纯章 ,  永井纪行

IPC: H01L21/3205 ,  H01L21/60 ,  H01L23/52

CPC classification number: H01L23/3192 ,  H01L23/585 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/13111 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01029 ,  H01L2924/01028 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置及倒装芯片安装件。半导体装置(50)具备：具有电路形成区域(2)的基板(1)、在基板(1)上形成的层间绝缘膜(11)、在层间绝缘膜(11)中形成且包围电路形成区域(2)的第1密封环(4)、形成在层间绝缘膜(11)上的包括电路形成区域及第1密封环(4)上方在内的区域中的第1保护膜(6)、和形成在第1保护膜(6)上且比第1密封环(4)更靠内侧的第2保护膜(7)。第1保护膜(6)具有与第2保护膜(7)接触的第1表面、位于第1密封环(4)的正上方的第2表面、和从第1表面连接到第2表面的第3表面。第2保护膜(7)的端部位于比第3表面更靠内侧的位置上。

公开(公告)号：CN100378979C

公开(公告)日：2008-04-02

申请号：CN200410047701.7

申请日：2004-03-22

Applicant: 松下电器产业株式会社

Inventor： 大西学 ,  竹村康司 ,  永井纪行 ,  许浩沿 ,  中山知之 ,  土井淳

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/82

Abstract: 本发明提供一种半导体器件，在采用POE(元件上焊盘)技术和锯齿状的电极焊盘排列的CSP型(芯片尺寸封装)的半导体器件中，消除了半导体芯片尺寸增大的主要原因。在邻接半导体芯片(10)的表面上的边角单元(11)处，分别在四周边缘部分形成排列的输入输出单元(12)、在各输入输出单元(12)上形成电极焊盘(13)。电极焊盘(13)以锯齿状的焊盘排列形式构成内侧焊盘列和外侧焊盘列。其中，通过省略邻接构成内侧焊盘列的电极焊盘(13)中的边角单元(11)两侧的规定范围内排列的电极焊盘，可以防止在半导体芯片(10)上凸起连接的载体(20)的布线图形(21)和通孔(22)的交错。