-
公开(公告)号：CN1303669C
公开(公告)日：2007-03-07
申请号：CN03158987.1
申请日：2003-09-18
Applicant: 松下电器产业株式会社
Inventor： 宇田研一郎
CPC classification number: G11C11/4074 , H01L23/5286 , H01L2924/0002 , H01L2924/00
Abstract: 依据一种对集成电路进行设计的方法，从VDD和VSS侧上的各自的供电路径的每一条主线上分叉出多条引出线，并且对多条引出线的相邻引出线之间的间距进行设置，从而使其彼此相等。优选的是，在供电路径的纵向上，一个供电路径上的多条引出线的分叉位置对应于另一供电路径的多条引出线上的分叉位置，或者对一个供电路径上的多条引出线的长度进行设置，从而使其长于另一供电路径的多条引出线上的长度。
-
Patent Agency Ranking
公开(公告)号：CN101512960A
公开(公告)日：2009-08-19
申请号：CN200780032611.2
申请日：2007-08-17
Applicant: 松下电器产业株式会社
IPC: H04L9/10
CPC classification number: G11B20/00086 , G11B20/0021 , G11B20/00253 , G11B20/00442 , G11B20/10527 , G11B2020/1062 , G11B2020/10685 , G11B2020/10759 , H04L9/0637 , H04L9/0894 , H04L9/32 , H04L2209/60
Abstract: 控制器从记录介质中读取数据或者在记录介质上写入数据。该控制器配备有：多个处理部分，用于至少执行加密或解密；多个接口部分，所述多个接口部分是到记录介质的接口；和控制部分，用于向将要从所述记录介质读取的每种类型的内容和将要被写入到所述记录介质的每种类型的内容分配所述处理部分和所述接口部分之一。该控制器并行地加密或解密多个内容。
-
公开(公告)号：CN101131849B
公开(公告)日：2011-06-22
申请号：CN200710146144.8
申请日：2007-08-23
Applicant: 松下电器产业株式会社
IPC: G11B20/10
CPC classification number: G11B20/10527 , G11B2020/10685 , G11B2020/10694 , G11B2020/10731 , G11B2020/10962
Abstract: 一种记录和再现装置包括：CPU；存储器；记录介质控制单元，其被配置成从记录介质读取数据；再现缓冲器，其被配置成暂时存储由所述记录介质控制单元读出的数据中的诸如图像和音频的流数据；再现处理单元，其被配置成对暂时存储于所述再现缓冲器中的流数据进行解码和再现；和访问控制单元，其被配置成控制该访问控制单元在访问所述存储器和访问所述再现缓冲器之间切换的时刻，以便在对所述流数据进行再现的过程中再现处理不会中断，同时监控所述再现缓冲器的状态，并且被配置成在每次处理中管理所述存储器和所述记录介质控制单元。
-
公开(公告)号：CN101507175A
公开(公告)日：2009-08-12
申请号：CN200780031630.3
申请日：2007-08-17
Applicant: 松下电器产业株式会社
CPC classification number: H04L9/0894 , H04L9/3273 , H04L2209/603
Abstract: 一种控制装置，从相互认证的记录介质读取数据、或者在记录介质上写数据。该控制装置配备有：接口部分，其是至记录介质的接口；存储部分，用于认证时产生的密钥数据和认证信息；以及控制部分，用于根据控制装置是否从记录介质读取数据或在记录介质上写数据、控制供电。当控制装置既不从记录介质读取数据、又不在记录介质上写数据时，控制部分控制仅向存储部分供电。因此，控制装置可以同时减少与记录介质相互认证的次数、以及减小功耗。
-
公开(公告)号：CN101131849A
公开(公告)日：2008-02-27
申请号：CN200710146144.8
申请日：2007-08-23
Applicant: 松下电器产业株式会社
IPC: G11B20/10
CPC classification number: G11B20/10527 , G11B2020/10685 , G11B2020/10694 , G11B2020/10731 , G11B2020/10962
Abstract: 一种记录和再现装置包括：CPU；存储器；记录介质控制单元，其被配置成从记录介质读取数据；再现缓冲器，其被配置成暂时存储由所述记录介质控制单元读出的数据中的诸如图像和音频的流数据；再现处理单元，其被配置成对暂时存储于所述再现缓冲器中的流数据进行解码和再现；和访问控制单元，其被配置成控制该访问控制单元在访问所述存储器和访问所述再现缓冲器之间切换的时刻，以便在对所述流数据进行再现的过程中再现处理不会中断，同时监控所述再现缓冲器的状态，并且被配置成在每次处理中管理所述存储器和所述记录介质控制单元。
-
公开(公告)号：CN1495882A
公开(公告)日：2004-05-12
申请号：CN03158987.1
申请日：2003-09-18
Applicant: 松下电器产业株式会社
Inventor： 宇田研一郎
CPC classification number: G11C11/4074 , H01L23/5286 , H01L2924/0002 , H01L2924/00
Abstract: 依据一种对集成电路进行设计的方法，从VDD和VSS侧上的各自的供电路径的每一条主线上分叉出多条引出线，并且对多条引出线的相邻引出线之间的间距进行设置，从而使其彼此相等。优选的是，在供电路径的纵向上，一个供电路径上的多条引出线的分叉位置对应于另一供电路径的多条引出线上的分叉位置，或者对一个供电路径上的多条引出线的长度进行设置，从而使其长于另一供电路径的多条引出线上的长度。
-
-
-
-
-
Search Results
6
records
(took 0.026 seconds)
