高速缓冲存储器系统
    1.
    发明公开

    公开(公告)号:CN1763731A

    公开(公告)日:2006-04-26

    申请号:CN200510109488.2

    申请日:2005-10-20

    CPC classification number: G06F12/127 G06F12/126

    Abstract: 本发明提供的高速缓冲存储器系统是具有多个主控制器并有效使用总线带宽的系统。该高速缓冲存储器系统包括:高速缓冲存储器;总线负载判决设备,用于对连接到存储高速缓冲存储器的高速缓冲存储器目标数据的记录设备的总线的状态执行判决;以及替换通道控制器,用于根据总线负载判决设备所执行的判决结果控制高速缓冲存储器的替换形式。

    高速缓冲存储器分析方法

    公开(公告)号:CN1928841A

    公开(公告)日:2007-03-14

    申请号:CN200610154106.2

    申请日:2006-09-08

    CPC classification number: G06F12/0864

    Abstract: 所作的是从高速缓冲存储器中读取包含产生高速缓存未中的存储器地址的信息。对该信息中包含的每个高速缓存未中产生地址处所产生的高速缓存未中数进行总计。所产生的高速缓存未中数被总计的高速缓存未中产生地址按照每一集合分段。进一步,将所产生的高速缓存未中数一致或接近的地址组从被分为同一集合中的地址的多个高速缓存未中产生地址中提取出来。

    高速缓冲存储器分析方法

    公开(公告)号:CN1928841B

    公开(公告)日:2010-10-13

    申请号:CN200610154106.2

    申请日:2006-09-08

    CPC classification number: G06F12/0864

    Abstract: 所作的是从高速缓冲存储器中读取包含产生高速缓存未中的存储器地址的信息。对该信息中包含的每个高速缓存未中产生地址处所产生的高速缓存未中数进行总计。所产生的高速缓存未中数被总计的高速缓存未中产生地址按照每一集合分段。进一步,将所产生的高速缓存未中数一致或接近的地址组从被分为同一集合中的地址的多个高速缓存未中产生地址中提取出来。

Patent Agency Ranking