公开(公告)号：CN1959630A

公开(公告)日：2007-05-09

申请号：CN200610152858.5

申请日：2006-10-20

Applicant: 松下电器产业株式会社

Inventor： 小田原裕幸 ,  滨口敏文 ,  村松伸哉

IPC: G06F9/30

CPC classification number: G06F9/30149 ,  G06F9/30152 ,  G06F9/30167 ,  G06F9/30181

Abstract: 本发明公开了一种解释指令的微处理器，其中同一指令代码可解释为分别具有不同数据长度的独立指令，在解码单元中提供有存储数据长度选择－使用信息的数据长度存储电路。将指示向通用寄存器中存储的指令，如向寄存器R1存储8位数值的指令，提前设置为第一类型指令。将没有明确地指定数据长度的指令，即处理目标为存储在所述通用寄存器中的各种长度的数据的指令，提前设置为第二类型指令。当解码第一类型指令时，所述解码单元按照该第一类型指令而更新数据长度选择－使用信息。当解码第二类型指令时，所述解码单元通过参照该数据长度选择－使用信息而指定该数据长度并基于该指定的数据长度而解码该第二类型指令。

公开(公告)号：CN102985916A

公开(公告)日：2013-03-20

申请号：CN201180034240.8

申请日：2011-02-16

Applicant: 松下电器产业株式会社

Inventor： 小田原裕幸 ,  三宅二郎

IPC: G06F15/78

CPC classification number: G06F12/0246 ,  G06F15/7807 ,  Y02D10/12 ,  Y02D10/13

Abstract: 本发明的微控制器（100）具备：当通过CPU（103）指定的地址处于指定区域（155）的范围内时，进行RAM访问动作，在指定区域（155）不含该地址的情况下，从快闪EEPROM（101）读出程序的RAM控制部（107）。作为RAM访问动作，在有效比特（171）表示无效状态的情况下，RAM控制部（107）从快闪EEPROM（101）读出程序，将读出的程序在RAM（102）中存储，并且将有效比特（171）变更为有效状态，在有效比特（171）表示有效状态的情况下，RAM控制部（107）将RAM（102）中存储的程序向CPU（103）输出。