半导体器件
    2.
    发明公开

    公开(公告)号:CN1790712A

    公开(公告)日:2006-06-21

    申请号:CN200510108368.0

    申请日:2005-10-13

    Inventor: 岸下景介

    Abstract: 由第一电源布线、第二电源布线和用于网状电源布线的触点组成的网状电源布线,通过用于带状电源布线的触点,与在比形成网状电源布线的布线层更接近衬底的布线层上形成的带状电源布线相连接。在比形成带状电源布线的布线层更接近衬底的布线层上形成的单元电源布线,通过用于单元电源布线的触点,与带状电源布线相连接。

    半导体器件
    3.
    发明授权

    公开(公告)号:CN100474587C

    公开(公告)日:2009-04-01

    申请号:CN200510108368.0

    申请日:2005-10-13

    Inventor: 岸下景介

    Abstract: 由第一电源布线、第二电源布线和用于网状电源布线的触点组成的网状电源布线,通过用于带状电源布线的触点,与在比形成网状电源布线的布线层更接近衬底的布线层上形成的带状电源布线相连接。在比形成带状电源布线的布线层更接近衬底的布线层上形成的单元电源布线,通过用于单元电源布线的触点,与带状电源布线相连接。

    半导体器件及单元
    4.
    发明授权

    公开(公告)号:CN100386879C

    公开(公告)日:2008-05-07

    申请号:CN200510003912.5

    申请日:2005-01-10

    Inventor: 岸下景介

    CPC classification number: H01L27/11803 H01L27/0207 H01L27/105 H01L27/11898

    Abstract: 一种单元(100)包括在半导体衬底上的三层布线层(栅电极层、源/漏电极层和端子层),该半导体衬底含有其上形成晶体管。形成了用于连接一个单元到另一个单元的输入端子(151)和输出端子(152)的布线层(端子层)之一包括电源线经过区(153),可以设置电源线穿过该电源线经过区,以从外部电源向单元内的晶体管施加电源电压和地电压的。

    半导体装置
    5.
    发明公开

    公开(公告)号:CN101483170A

    公开(公告)日:2009-07-15

    申请号:CN200910001402.2

    申请日:2009-01-05

    Inventor: 岸下景介

    Abstract: 本发明提供一种半导体装置。当利用阱衬底的电位控制来进行漏电流削减的情况下,如果自上层布线的连接部配置在信号布线多的区域,则会发生布线杂乱。通过在衬底电源供给单元(100)中以コ字状形成电源布线(110)来露出衬底电源布线(120)的一部分,进而通过将对上层布线的连接部(140)配置在衬底电源供给单元(100)的边界部分,不降低信号布线效率且削减漏电流。

    半导体集成电路
    6.
    发明授权

    公开(公告)号:CN100365936C

    公开(公告)日:2008-01-30

    申请号:CN200410070224.6

    申请日:2004-07-30

    CPC classification number: H03K19/0016

    Abstract: 根据本发明的半导体集成电路包括:包含MOS晶体管的作为控制目标的电路,其中控制电位(至少衬底电位和源电位中的一个)将得到控制;用于基于作为控制目标的电路的内部信号对于控制电位产生控制信号的控制信号生成电路;以及用来基于控制信号控制MOS晶体管的控制电位(衬底电位/源电位)的控制电位控制电路。

    半导体集成电路器件
    7.
    发明授权

    公开(公告)号:CN100353551C

    公开(公告)日:2007-12-05

    申请号:CN200410079439.4

    申请日:2004-08-23

    Inventor: 岸下景介

    CPC classification number: G11C5/063

    Abstract: 要抑制多个集成电路之中产生的电源电位变化以及到达每个块的电源电位的电压降。一种半导体集成电路器件,提供有作为块(2-4)的集成电路、用于从馈线端子(5-10)向块(2-4)提供电源电位VDD或地电位GND的电源接线(11-1)、用于连接电源接线(11)和电源接线(12)的开关电路(14)、以及用于连接电源接线(11)和电源接线(13)的开关电路(15)。例如,当开关电路(15)导通时,块(2)和块(4)的电源接线(11)和电源接线(13)相连接,由此从两个电源接线提供电源电位,从而抑制电源电位变化。

    半导体集成电路器件
    9.
    发明公开

    公开(公告)号:CN1585127A

    公开(公告)日:2005-02-23

    申请号:CN200410079439.4

    申请日:2004-08-23

    Inventor: 岸下景介

    CPC classification number: G11C5/063

    Abstract: 要抑制多个集成电路之中产生的电源电位变化以及到达每个块的电源电位的电压降。一种半导体集成电路器件,提供有作为块2-4的集成电路、用于从馈线端子5-10向块2-4提供电源电位VDD或地电位GND的电源接线11-13、用于连接电源接线11和电源接线12的开关电路14、以及用于连接电源接线11和电源接线13的开关电路15。例如,当开关电路15导通时,块2和块4的电源接线11和电源接线13相连接,由此从两个电源接线提供电源电位,从而抑制电源电位变化。

Patent Agency Ranking