公开(公告)号：CN101502036B

公开(公告)日：2013-03-27

申请号：CN200780029786.8

申请日：2007-07-31

Applicant: 松下电器产业株式会社

Inventor： 川端学 ,  柳泽玲互 ,  岩田彻 ,  杉本浩一

IPC: H04L7/04 ,  H04L7/00

CPC classification number: H03K5/135 ,  H03L7/18 ,  H03M9/00 ,  H04L7/0008

Abstract: 本发明提供一种半导体集成电路和具有该电路的发送装置。在接收并行数据信号和第一时钟信号、并输出串行数据信号和第二时钟信号的半导体集成电路(10D)中，第一时钟生成电路(15)生成对第一时钟信号进行X/Y倍频后的第三时钟信号。第二时钟生成电路(11)的传输特性可变，生成对第三时钟信号进行N倍频后的第四时钟信号。并行/串行变换部(12)与第四时钟信号同步来将由换算器(16)变换后的并行数据信号变换为串行数据信号。分频器(13)生成对第四时钟信号进行N分频后的第五时钟信号。选择器(14)有选择地输出第三时钟信号和第五时钟信号中的任意一方来作为第二时钟信号。

公开(公告)号：CN101502036A

公开(公告)日：2009-08-05

申请号：CN200780029786.8

申请日：2007-07-31

Applicant: 松下电器产业株式会社

Inventor： 川端学 ,  柳泽玲互 ,  岩田彻 ,  杉本浩一

IPC: H04L7/04 ,  H04L7/00

CPC classification number: H03K5/135 ,  H03L7/18 ,  H03M9/00 ,  H04L7/0008

Abstract: 本发明提供一种半导体集成电路和具有该电路的发送装置。在接收并行数据信号和第一时钟信号、并输出串行数据信号和第二时钟信号的半导体集成电路(10D)中，第一时钟生成电路(15)生成对第一时钟信号进行X/Y倍频后的第三时钟信号。第二时钟生成电路(11)的传输特性可变，生成对第三时钟信号进行N倍频后的第四时钟信号。并行/串行变换部(12)与第四时钟信号同步来将由换算器(16)变换后的并行数据信号变换为串行数据信号。分频器(13)生成对第四时钟信号进行N分频后的第五时钟信号。选择器(14)有选择地输出第三时钟信号和第五时钟信号中的任意一方来作为第二时钟信号。