-
公开(公告)号：CN100477750C
公开(公告)日：2009-04-08
申请号：CN200580017366.9
申请日：2005-02-01
Applicant: 松下电器产业株式会社
CPC classification number: G11B20/10009 , G09G5/006 , G09G5/12 , G11B20/10222 , G11B20/10425 , G11B20/14 , G11B2020/10592 , G11B2220/2562 , H04N5/775 , H04N5/781
Abstract: 一种信号接收电路以及信号输入检测电路。在具备多个输入信道的信号接收电路中，配置N个输入检测电路(2a～2n)，各自输入包含在N信道的信号(S1～SN)中的时钟信号(S1-c～SN-c)。上述各输入检测电路(2a～2n)，检测对应信道的输入信号的跳变，在该跳变的检测后进一步确认对应信道的信号正在被输入，以检测对应信道信号的输入。当某一个输入检测电路(2a～2n)检测到对应信道信号的输入时，选择电路(3)选择被检测到该输入的信道信号的时钟信号和数据信号并输出。该选择输出的信号，被N信道共用的一个相位同步电路(4)以及串/并转换电路(5)等依次输入处理。因此串/并转换电路等输入处理电路各一个即可，从而这些输入处理电路中的待机电流被削减。
-
公开(公告)号：CN1961573A
公开(公告)日：2007-05-09
申请号：CN200580017366.9
申请日：2005-02-01
Applicant: 松下电器产业株式会社
CPC classification number: G11B20/10009 , G09G5/006 , G09G5/12 , G11B20/10222 , G11B20/10425 , G11B20/14 , G11B2020/10592 , G11B2220/2562 , H04N5/775 , H04N5/781
Abstract: 一种信号接收电路以及信号输入检测电路。在具备多个输入信道的信号接收电路中，配置N个输入检测电路(2a～2n)，各自输入包含在N信道的信号(S1～SN)中的时钟信号(S1－c～SN－c)。上述各输入检测电路(2a～2n)，检测对应信道的输入信号的跳变，在该跳变的检测后进一步确认对应信道的信号正在被输入，以检测对应信道信号的输入。当某一个输入检测电路(2a～2n)检测到对应信道信号的输入时，选择电路(3)选择被检测到该输入的信道信号的时钟信号和数据信号并输出。该选择输出的信号，被N信道共用的一个相位同步电路(4)以及串/并转换电路(5)等依次输入处理。因此串/并转换电路等输入处理电路各一个即可，从而这些输入处理电路中的待机电流被削减。
-
公开(公告)号：CN101502036B
公开(公告)日：2013-03-27
申请号：CN200780029786.8
申请日：2007-07-31
Applicant: 松下电器产业株式会社
CPC classification number: H03K5/135 , H03L7/18 , H03M9/00 , H04L7/0008
Abstract: 本发明提供一种半导体集成电路和具有该电路的发送装置。在接收并行数据信号和第一时钟信号、并输出串行数据信号和第二时钟信号的半导体集成电路(10D)中，第一时钟生成电路(15)生成对第一时钟信号进行X/Y倍频后的第三时钟信号。第二时钟生成电路(11)的传输特性可变，生成对第三时钟信号进行N倍频后的第四时钟信号。并行/串行变换部(12)与第四时钟信号同步来将由换算器(16)变换后的并行数据信号变换为串行数据信号。分频器(13)生成对第四时钟信号进行N分频后的第五时钟信号。选择器(14)有选择地输出第三时钟信号和第五时钟信号中的任意一方来作为第二时钟信号。
-
公开(公告)号：CN101243639A
公开(公告)日：2008-08-13
申请号：CN200680029867.3
申请日：2006-07-10
Applicant: 松下电器产业株式会社
IPC: H04L7/04
CPC classification number: H04L7/0004 , H04L25/14
Abstract: 一种数据接收装置，具有对接收到的数据信号进行相位调整，并将数据信号和与此相对应的时钟信号设定成预定的相位关系的比特相位同步电路(10)和在根据由比特相位同步电路(10)进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到比特相位同步电路(10)的数据信号处于稳定状态时，输出检测信号的状态检测电路(20)。而且，比特相位同步电路(10)在接收到检测信号时，将数据信号的相位调整初始化。
-
公开(公告)号：CN102132538B
公开(公告)日：2014-04-09
申请号：CN201080002392.5
申请日：2010-03-01
Applicant: 松下电器产业株式会社
IPC: H04L25/02 , H03K19/003 , H03K19/0175
CPC classification number: H04L25/028 , H03K19/003 , H03K19/017527
Abstract: 本发明提供一种数据通信电路、发送设备、接收设备、收发系统。驱动器(101)经由供给节点(N101)来供给数据信号。电压缓和晶体管(102)具有：与驱动器的供给节点(N101)连接的源极、与和信号线连接的信号节点(N1)连接的漏极、以及被赋予信号节点(N1)的电压(V1)的栅极。
-
Patent Agency Ranking
公开(公告)号：CN101243639B
公开(公告)日：2011-09-28
申请号：CN200680029867.3
申请日：2006-07-10
Applicant: 松下电器产业株式会社
IPC: H04L7/04
CPC classification number: H04L7/0004 , H04L25/14
Abstract: 一种数据接收装置，具有对接收到的数据信号进行相位调整，并将数据信号和与此相对应的时钟信号设定成预定的相位关系的比特相位同步电路(10)和在根据由比特相位同步电路(10)进行了相位调整的数据信号和与此相对应的时钟信号而检测出被输入到比特相位同步电路(10)的数据信号处于稳定状态时，输出检测信号的状态检测电路(20)。而且，比特相位同步电路(10)在接收到检测信号时，将数据信号的相位调整初始化。
-
公开(公告)号：CN102132538A
公开(公告)日：2011-07-20
申请号：CN201080002392.5
申请日：2010-03-01
Applicant: 松下电器产业株式会社
IPC: H04L25/02 , H03K19/003 , H03K19/0175
CPC classification number: H04L25/028 , H03K19/003 , H03K19/017527
Abstract: 本发明提供一种数据通信电路、发送设备、接收设备、收发系统。驱动器(101)经由供给节点(N101)来供给数据信号。电压缓和晶体管(102)具有：与驱动器的供给节点(N101)连接的源极、与和信号线连接的信号节点(N1)连接的漏极、以及被赋予信号节点(N1)的电压(V1)的栅极。
-
公开(公告)号：CN101874380A
公开(公告)日：2010-10-27
申请号：CN200880117662.X
申请日：2008-09-08
Applicant: 松下电器产业株式会社
CPC classification number: H04L7/0008 , H03L7/06 , H04L7/0091 , H04L7/0337
Abstract: 本发明提供一种发送装置，其具有：数据发送电路(102)、时钟发送电路(104)、相位控制电路(105)。数据发送电路(102)将发送数据(Dout)发送至接收装置。时钟发送电路(104)与由数据发送电路进行的发送数据的发送一起将发送时钟(CKout)发送至接收装置。相位控制电路(105)在由时钟发送电路对发送时钟进行发送之后，将发送时钟(CKout)的相位改变至与发送数据(Dout)不同的相位。
-
公开(公告)号：CN101502036A
公开(公告)日：2009-08-05
申请号：CN200780029786.8
申请日：2007-07-31
Applicant: 松下电器产业株式会社
CPC classification number: H03K5/135 , H03L7/18 , H03M9/00 , H04L7/0008
Abstract: 本发明提供一种半导体集成电路和具有该电路的发送装置。在接收并行数据信号和第一时钟信号、并输出串行数据信号和第二时钟信号的半导体集成电路(10D)中，第一时钟生成电路(15)生成对第一时钟信号进行X/Y倍频后的第三时钟信号。第二时钟生成电路(11)的传输特性可变，生成对第三时钟信号进行N倍频后的第四时钟信号。并行/串行变换部(12)与第四时钟信号同步来将由换算器(16)变换后的并行数据信号变换为串行数据信号。分频器(13)生成对第四时钟信号进行N分频后的第五时钟信号。选择器(14)有选择地输出第三时钟信号和第五时钟信号中的任意一方来作为第二时钟信号。
-
公开(公告)号：CN1298134C
公开(公告)日：2007-01-31
申请号：CN03159865.X
申请日：2003-09-26
Applicant: 松下电器产业株式会社
CPC classification number: H03K5/135 , H03K2005/00156 , H04L7/0008 , H04L7/02
Abstract: 本发明提供一种能够以简单的电路结构，不附加等待时间地进行输入信号的同步电路。为此，该同步电路具备依照输入信号SIN的转变点与同步用时钟SCK的边缘的时间关系来输出控制信号CTL的状态检测电路(102)，基于上述控制信号CTL将延迟附加到上述输入信号SIN的延迟选择电路(101)，以及使从上述延迟选择电路(101)输出的信号SD同步于上述同步用时钟SCK进行输出的锁存电路(103)。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.027 seconds)
