半导体装置、以及具备该半导体装置的时钟数据恢复系统

    公开(公告)号:CN103891141A

    公开(公告)日:2014-06-25

    申请号:CN201280052332.3

    申请日:2012-04-04

    Inventor: 新名亮规

    CPC classification number: H03K17/145 H03K3/356139

    Abstract: 半导体装置具备锁存电路(1)。锁存电路(1)具备:采样部(10),对从差动输入节点(SINB、SIN)提供给差动对晶体管(10c、10d)的栅极的差动输入信号进行锁存;共用调节部(11),基于电流控制信号(SC1)调节从差动输入节点(SINB、SIN)引入的电流量,从而调节差动输入信号的共用电位;和共用控制部(12),将电流控制信号(SC1)提供给共用调节部(11),进行控制使得差动对晶体管(10c、10d)在饱和区进行动作。

    自适应型接收系统及自适应型收发系统

    公开(公告)号:CN103053140B

    公开(公告)日:2015-01-28

    申请号:CN201180037743.0

    申请日:2011-07-15

    Abstract: 本发明提供一种自适应型接收系统及自适应型收发系统。相位比较部(101)在采样时刻、和比采样时刻提前了与第一预定相位相应的量的时刻之间的第一区间内,输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LAG(n),并且在采样时刻、和比采样时刻晚了与第二预定相位相应的量的时刻之间的第二区间内,输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LEAD(n)。判定部(104)其对与检测数据图案的各比特对应的相位比较信号LAG(n)、LEAD(n)的输出图案、和预定的比较对象图案进行比较,并基于是否一致来判断均衡信号EQDATA的1比特比采样时钟CK的1周期长还是短。

    接收电路、接收系统
    3.
    发明授权

    公开(公告)号:CN101828367B

    公开(公告)日:2014-07-02

    申请号:CN200980100149.4

    申请日:2009-02-02

    Inventor: 新名亮规

    CPC classification number: H04L25/0264 H03K17/005 H04L25/0272

    Abstract: 本发明提供一种接收电路、接收系统。输出电路(12)将提供给共用节点对(NCa、NCb)的电流信号对转换为电压信号对(VOa、VOb)。在各输入缓冲电路(11、11、......)中,恒流产生部(101)在输出模式下,从中间节点对(NMa、NMb)到基准节点(VDD1)的一对电流路径中产生一对恒电流,在断开模式下,停止一对恒电流的产生。电压电流转换部(102)在输出模式下,从中间节点对(NMa、NMb)到基准节点(GND)的一对电流路径中产生对应输入信号对(Sa、Sb)的一对输入电流,从而在从中间节点对(NMa、NMb)到共用节点对(NCa、NCb)的一对电流路径中产生电流信号对(Ia、Ib),在断开模式下,停止一对输入电流的产生。

    自适应型接收系统及自适应型收发系统

    公开(公告)号:CN103053140A

    公开(公告)日:2013-04-17

    申请号:CN201180037743.0

    申请日:2011-07-15

    Abstract: 本发明提供一种自适应型接收系统及自适应型收发系统。相位比较部(101)在采样时刻、和比采样时刻提前了与第一预定相位相应的量的时刻之间的第一区间内,输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LAG(n),并且在采样时刻、和比采样时刻晚了与第二预定相位相应的量的时刻之间的第二区间内,输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LEAD(n)。判定部(104)其对与检测数据图案的各比特对应的相位比较信号LAG(n)、LEAD(n)的输出图案、和预定的比较对象图案进行比较,并基于是否一致来判断均衡信号EQDATA的1比特比采样时钟CK的1周期长还是短。

    接收电路、接收系统
    6.
    发明公开

    公开(公告)号:CN101828367A

    公开(公告)日:2010-09-08

    申请号:CN200980100149.4

    申请日:2009-02-02

    Inventor: 新名亮规

    CPC classification number: H04L25/0264 H03K17/005 H04L25/0272

    Abstract: 本发明提供一种接收电路、接收系统。输出电路(12)将提供给共用节点对(NCa、NCb)的电流信号对转换为电压信号对(VOa、VOb)。在各输入缓冲电路(11、11、......)中,恒流产生部(101)在输出模式下,从中间节点对(NMa、NMb)到基准节点(VDD1)的一对电流路径中产生一对恒电流,在断开模式下,停止一对恒电流的产生。电压电流转换部(102)在输出模式下,从中间节点对(NMa、NMb)到基准节点(GND)的一对电流路径中产生对应输入信号对(Sa、Sb)的一对输入电流,从而在从中间节点对(NMa、NMb)到共用节点对(NCa、NCb)的一对电流路径中产生电流信号对(Ia、Ib),在断开模式下,停止一对输入电流的产生。

Patent Agency Ranking