-
公开(公告)号：CN101313508A
公开(公告)日：2008-11-26
申请号：CN200680043294.X
申请日：2006-03-10
Applicant: 松下电器产业株式会社
CPC classification number: H04L7/033 , H03L7/07 , H03L7/0812 , H03L7/087 , H03L7/0891
Abstract: 一种相位比较器和相位调整电路。在高速数据通信用的定时恢复处理中的相位比较中，采用如下的结构，即在规定用于进行并行处理的数据窗而对该窗内的时钟和数据的边沿进行相位比较时，并行进行相位比较和数据边沿是否在窗内的判断，仅在数据边沿在窗内的情况下输出相位比较结果。根据该结构，不需要精度高的延迟电路就能进行没有错误的正确的相位比较。
-
公开(公告)号：CN100351949C
公开(公告)日：2007-11-28
申请号：CN02149062.7
申请日：2002-11-20
Applicant: 松下电器产业株式会社
IPC: G11C11/412
CPC classification number: H03K3/0375 , H03K3/356156 , H03K3/3565 , H03K17/162 , H03K17/165 , H03K19/00338
Abstract: 公开了一种数据保持电路，其中即使出现软差错，也可以校正软差错，并且保持正常数值，该结构简单并且允许高速操作。在这个电路中，当在输出数据中出现软差错时，通过上拉路径或下拉路径校正软差错，并且当在上拉路径或下拉路径的数据中出现差错时，防止上拉路径中的差错数据和下拉路径中的差错数据彼此影响，并且关闭校正功能，使得输出数据不受影响。
-
公开(公告)号：CN1906857B
公开(公告)日：2011-09-28
申请号：CN200480040958.8
申请日：2004-12-15
Applicant: 松下电器产业株式会社
IPC: H03M13/41
CPC classification number: H03M13/4107
Abstract: 本发明提供一种ACS电路，包括保持基本DPM(差分路径度量)的基本DPM保持单元(11)；计算基本DPM的基本DPM运算单元(12)；计算基本DPM以外的DPM即参考DPM的参考DPM运算单元(13)；计算基本DBM(差分分支度量)的基本DBM运算单元(14)，其中，所述基本DBM是计算基本DPM所需要的DBM；以及路径选择单元(15)，根据基本DPM、参考DPM以及基本DBM，选择关于维特比译码的最优路径。基本DPM运算单元(12)，根据基本DPM、参考DPM、基本DBM、以及基于路径选择单元(15)的最优路径的选择结果，计算新的基本DPM。
-
公开(公告)号：CN1906857A
公开(公告)日：2007-01-31
申请号：CN200480040958.8
申请日：2004-12-15
Applicant: 松下电器产业株式会社
IPC: H03M13/41
CPC classification number: H03M13/4107
Abstract: 本发明提供一种ACS电路，包括保持基本DPM(差分路径度量)的基本DPM保持单元(11)；计算基本DPM的基本DPM运算单元(12)；计算基本DPM以外的DPM即参考DPM的参考DPM运算单元(13)；计算基本DBM(差分分支度量)的基本DBM运算单元(14)，其中，所述基本DBM是计算基本DPM所需要的DBM；以及路径选择单元(15)，根据基本DPM、参考DPM以及基本DBM，选择关于维特比译码的最优路径。基本DPM运算单元(12)，根据基本DPM、参考DPM、基本DBM、以及基于路径选择单元(15)的最优路径的选择结果，计算新的基本DPM。
-
公开(公告)号：CN1399199A
公开(公告)日：2003-02-26
申请号：CN02126566.6
申请日：2002-07-24
Applicant: 松下电器产业株式会社
Inventor： 有马幸生
IPC: G06F13/00
CPC classification number: H04L12/40052 , H04L43/50
Abstract: 一种总线最优化方法及其通信节点，是在通信节点0、1之间有信号线新连接时，从检测到该信号线连接的通信节点0，发送具有检测到连接的接口的信息、例如接口间的传送速度信息的环路测试信号LT。接收到该环路测试信号LT的通信节点2在所接收到的环路测试信号LT之后添加自己本身的接收接口的信息P(2、1)62然后将环路测试信号LT发送出去。通信节点1也同样将接收接口的信息P(1、0)63添加在环路测试信号LT之后。通信节点0根据所积累的接口信息确定适合环路切断的部位，例如接口间的传送速度慢的接口。在禁止环路连接的通信协议中，在误形成环路时，在考虑到网络上信号传送效率的同时确定切断环路的部位，使要切断部位的接口在逻辑上无效。
-
Patent Agency Ranking
公开(公告)号：CN103053140B
公开(公告)日：2015-01-28
申请号：CN201180037743.0
申请日：2011-07-15
Applicant: 松下电器产业株式会社
CPC classification number: H04L27/01 , H04L7/0087 , H04L7/033 , H04L25/03019 , H04L2025/03592
Abstract: 本发明提供一种自适应型接收系统及自适应型收发系统。相位比较部(101)在采样时刻、和比采样时刻提前了与第一预定相位相应的量的时刻之间的第一区间内，输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LAG(n)，并且在采样时刻、和比采样时刻晚了与第二预定相位相应的量的时刻之间的第二区间内，输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LEAD(n)。判定部(104)其对与检测数据图案的各比特对应的相位比较信号LAG(n)、LEAD(n)的输出图案、和预定的比较对象图案进行比较，并基于是否一致来判断均衡信号EQDATA的1比特比采样时钟CK的1周期长还是短。
-
公开(公告)号：CN101501995B
公开(公告)日：2012-07-25
申请号：CN200680055476.9
申请日：2006-11-15
Applicant: 松下电器产业株式会社
IPC: H03L7/085
CPC classification number: H03L7/089 , H03L7/0814 , H03L7/091 , H04L7/0337
Abstract: 本发明提供一种相位比较器，其中，比较期间检测部(11)将第一时钟信号的上升沿与第二时钟信号的上升沿之间的期间规定为比较期间，在比较期间内检测数据信号变化的有无。相位关系检测部(12)检测数据信号与基准时钟信号的相位关系，当通过比较期间检测部(11)在比较期间内检测出数据信号的变化时，输出相位关系的检测结果。
-
公开(公告)号：CN101682500A
公开(公告)日：2010-03-24
申请号：CN200780053312.7
申请日：2007-11-30
Applicant: 松下电器产业株式会社
Inventor： 有马幸生
Abstract: 通过比较期间判断部(110)来检测接收数据的变化是否发生在包含产生基准时钟的上升沿的定时的比较期间内。并通过相位判断部(120)来进行接收数据的上升沿是位于基准时钟之前还是位于基准时钟之后的判断以及接收数据的下降沿是位于基准时钟之前还是位于基准时钟之后的判断，并输出表示各自的判断结果的第一判断信号和第二判断信号。并且，由同步数据生成部(130)与同步时钟同步来输出与比较期间判断部(110)的检测结果、相位判断部(120)的输出相对应的电平信号来作为同步数据。
-
公开(公告)号：CN103053140A
公开(公告)日：2013-04-17
申请号：CN201180037743.0
申请日：2011-07-15
Applicant: 松下电器产业株式会社
CPC classification number: H04L27/01 , H04L7/0087 , H04L7/033 , H04L25/03019 , H04L2025/03592
Abstract: 本发明提供一种自适应型接收系统及自适应型收发系统。相位比较部(101)在采样时刻、和比采样时刻提前了与第一预定相位相应的量的时刻之间的第一区间内，输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LAG(n)，并且在采样时刻、和比采样时刻晚了与第二预定相位相应的量的时刻之间的第二区间内，输出表示是否存在均衡信号EQDATA的边缘的相位比较信号LEAD(n)。判定部(104)其对与检测数据图案的各比特对应的相位比较信号LAG(n)、LEAD(n)的输出图案、和预定的比较对象图案进行比较，并基于是否一致来判断均衡信号EQDATA的1比特比采样时钟CK的1周期长还是短。
-
公开(公告)号：CN102171967A
公开(公告)日：2011-08-31
申请号：CN200980139367.9
申请日：2009-09-04
Applicant: 松下电器产业株式会社
CPC classification number: H04L7/0008 , G06F1/12 , H04L5/1469 , H04L5/16 , H04L25/0272 , H04L25/0298
Abstract: 本发明提供一种接口电路。主机设备(1)的LSI(10)基于基准时钟(RFC1)，个别地生成发送用时钟(TC1)和接收用时钟(RC1)。并且，还生成辅助设备(2)用的基准时钟(RFC2)。基准时钟(RFC2)被转换为差动时钟后发送给辅助设备(2)。辅助设备(2)的LSI(20)基于由差动时钟转换后的基准时钟(RFC3)，个别地生成发送用时钟(TC2)和接收用时钟(RC2)。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.021 seconds)
