公开(公告)号：CN101047029A

公开(公告)日：2007-10-03

申请号：CN200710091882.7

申请日：2007-03-28

Applicant: 松下电器产业株式会社

Inventor： 新田忠司 ,  西川和予 ,  上南雅裕

IPC: G11C16/02 ,  G11C16/06 ,  G06F13/00

CPC classification number: G11C5/143

Abstract: 一种半导体存储器件，包括：电源电路，用于输出用于读出数据的电源电压；以及电源电路状态确定电路，用于确定电源电路的工作状态是否是可正常读出数据的状态。当所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，抑制读出数据的输出。

公开(公告)号：CN101410908A

公开(公告)日：2009-04-15

申请号：CN200780010510.5

申请日：2007-03-30

Applicant: 松下电器产业株式会社

Inventor： 西川和予 ,  上南雅裕 ,  新田忠司

IPC: G11C11/407 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4099

CPC classification number: G11C11/4076 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1063 ,  G11C7/1069 ,  G11C7/22 ,  G11C11/4093 ,  G11C11/4096 ,  G11C2207/2281

Abstract: 本发明提供一种半导体存储装置，其中包括：地址端子，其输入将存储器阵列中的存储数据读出的地址；时钟输入端子，其将输入时钟输入；数据输出端子，其对根据上述地址从存储器阵列读出的数据进行输出；和时钟输出端子，其对与上述输入时钟同步的输出时钟进行输出；上述时钟输出端子始终输出第一电压和第二电压中的一方，并且，仅在从上述数据输出端子输出了有效数据的情况下，使输出电压从第一电压迁移到第二电压，或从一方电压迁移到另一方电压。

公开(公告)号：CN101047029B

公开(公告)日：2011-07-20

申请号：CN200710091882.7

申请日：2007-03-28

Applicant: 松下电器产业株式会社

Inventor： 新田忠司 ,  西川和予 ,  上南雅裕

IPC: G11C16/02 ,  G11C16/06 ,  G06F13/00

CPC classification number: G11C5/143

Abstract: 一种半导体存储器件，包括：电源电路，用于输出用于读出数据的电源电压；以及电源电路状态确定电路，用于确定电源电路的工作状态是否是可正常读出数据的状态。当所述电源电路状态确定电路确定工作状态是不可正常读出数据的状态时，抑制读出数据的输出。

公开(公告)号：CN101640064A

公开(公告)日：2010-02-03

申请号：CN200910159894.8

申请日：2009-07-16

Applicant: 松下电器产业株式会社

Inventor： 上南雅裕 ,  西川和予 ,  仓持昌宏 ,  新田忠司 ,  森俊树

IPC: G11C11/34 ,  G11C8/00 ,  G06F13/00

CPC classification number: G11C5/066 ,  G11C7/10 ,  G11C16/10 ,  G11C2216/30

Abstract: 本发明提供一种串行存储装置及信号处理系统，在与主控制器(10)之间通过串行通信收发指令、地址及数据的串行存储装置(20)中，基地址保持电路(26)保持成为有效地址计算的基准的基地址。基地址运算电路(25)基于基地址及由主控制器(10)所输入的地址来计算有效地址。据此，能够使串行存储装置的随机存取高速化。

公开(公告)号：CN103282964A

公开(公告)日：2013-09-04

申请号：CN201280004425.9

申请日：2012-01-18

Applicant: 松下电器产业株式会社

Inventor： 新田忠司 ,  小池刚

IPC: G11C11/413 ,  G11C11/41 ,  G11C11/418

CPC classification number: G11C11/413 ,  G11C8/08 ,  G11C11/418

Abstract: 若在信号(IN)是“H”，NMOS晶体管(403)处于导通状态时，信号(PCLK)成为“H”，PMOS晶体管(401)变成截止状态，便成为输出节点(N1)经NMOS晶体管(403)与字线启动信号(WACTCLK)连接的状态。当字线启动信号(WACTCLK)变化到“L”时，字线信号(MWL)就会变化到“L”。因信号(PCLK)是“H”，NMOS晶体管(405)处于导通状态，故由该NMOS晶体管(405)促进字线启动信号(WACTCLK)朝着接地电压放电。

公开(公告)号：CN101364427A

公开(公告)日：2009-02-11

申请号：CN200810145808.3

申请日：2008-08-06

Applicant: 松下电器产业株式会社

Inventor： 新田忠司

IPC: G11C7/10

CPC classification number: G11C7/222 ,  G11C7/1078 ,  G11C7/1087 ,  G11C7/22 ,  G11C2207/2254

Abstract: 本发明公开了一种半导体存储装置，能够自动调整时钟信号和数据信号的时序。时序调整接口(102)的被延迟输入信号锁存电路群(106)根据从输入时钟生成的时延各不相同的5个延迟时钟(CLK0～4)，锁存对输入信号进行延迟的被延迟输入信号(SIG)并输出锁存信号(DATA0～4)，由此根据从寄存器(122)输出的寄存器信号(GATE0～4)，上述被延迟输入信号锁存电路群(106)得到控制。上述锁存信号(DATA0～4)输入到OR电路(153)，逻辑和作为确定输入信号(DATA)输出。