公开(公告)号：CN100409186C

公开(公告)日：2008-08-06

申请号：CN200610071652.X

申请日：2006-03-29

Applicant: 松下电器产业株式会社

Inventor： 寺井准一 ,  山本泰宜 ,  隅田圭三 ,  三野吉辉 ,  时本芳则

IPC: G06F9/445

CPC classification number: G06F9/4403

Abstract: 提供一种信息处理设备，其中将有效的初始程序传送至RAM，同时避开在低可靠存储设备(例如NAND型闪速存储器等设备)中存在的无效块。管理信息存储部分29存储指示第一存储设备31中的无效块的位置的管理信息30。当信息处理设备1通电时，控制传送确定部分20根据管理信息30从第一存储设备11的有效块中读取BSP26，并将所述BSP26传送至第二存储设备32。因此，可以避免读取存在于第一存储设备31中的无效块。

公开(公告)号：CN1841327A

公开(公告)日：2006-10-04

申请号：CN200610071652.X

申请日：2006-03-29

Applicant: 松下电器产业株式会社

Inventor： 寺井准一 ,  山本泰宜 ,  隅田圭三 ,  三野吉辉 ,  时本芳则

IPC: G06F9/445

CPC classification number: G06F9/4403

Abstract: 提供一种信息处理设备，其中将有效的初始程序传送至RAM，同时避开在低可靠存储设备(例如NAND型闪速存储器等设备)中存在的无效块。管理信息存储部分29存储指示第一存储设备31中的无效块的位置的管理信息30。当信息处理设备1通电时，控制传送确定部分20根据管理信息30从第一存储设备11的有效块中读取BSP 26，并将所述BSP 26传送至第二存储设备32。因此，可以避免读取存在于第一存储设备31中的无效块。