半导体装置及其制造方法

    公开(公告)号:CN1497738A

    公开(公告)日:2004-05-19

    申请号:CN200310102532.8

    申请日:2003-10-22

    CPC classification number: H01L21/84 H01L27/1203 H01L29/42384 H01L29/78624

    Abstract: 提供一种具有导通电阻小的N沟道晶体管的半导体装置及其制造方法。N沟道晶体管包括N型的源区域(13)、栅电极(14a)、P型的本体区域(16)、N型的漏偏置区域(19)、N型的漏区域的漏接点区域(20)。另外,包括由氧化硅薄膜(18)(薄膜部)和LOCOS膜(15a)(厚膜部)构成栅绝缘膜。本体区域(16),具有在表面附近为最大浓度,距离表面越远浓度越低的杂质浓度结构。漏偏置区域(19),具有在位于距离LOCOS膜(5a)的下面某一深度范围的下方的深部具有杂质浓度的峰值位置那样的杂质浓度结构。

    半导体装置及其制造方法

    公开(公告)号:CN1268005C

    公开(公告)日:2006-08-02

    申请号:CN200310102532.8

    申请日:2003-10-22

    CPC classification number: H01L21/84 H01L27/1203 H01L29/42384 H01L29/78624

    Abstract: 提供一种具有导通电阻小的N 沟道晶体管的半导体装置及其制造方法。N 沟道晶体管包括N型的源区域(13)、栅电极(14a)、P型的本体区域(16)、N 型的漏偏置区域(19)、N 型的漏区域的漏接点区域(20)。另外,包括由氧化硅薄膜(18)(薄膜部)和LOCOS膜(15a)(厚膜部)构成栅绝缘膜。本体区域(16),具有在表面附近为最大浓度,距离表面越远浓度越低的杂质浓度结构。漏偏置区域(19),具有在位于距离LOCOS膜(5a)的下面某一深度范围的下方的深部具有杂质浓度的峰值位置那样的杂质浓度结构。

Patent Agency Ranking