-
公开(公告)号:CN1268005C
公开(公告)日:2006-08-02
申请号:CN200310102532.8
申请日:2003-10-22
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/84
CPC classification number: H01L21/84 , H01L27/1203 , H01L29/42384 , H01L29/78624
Abstract: 提供一种具有导通电阻小的N 沟道晶体管的半导体装置及其制造方法。N 沟道晶体管包括N型的源区域(13)、栅电极(14a)、P型的本体区域(16)、N 型的漏偏置区域(19)、N 型的漏区域的漏接点区域(20)。另外,包括由氧化硅薄膜(18)(薄膜部)和LOCOS膜(15a)(厚膜部)构成栅绝缘膜。本体区域(16),具有在表面附近为最大浓度,距离表面越远浓度越低的杂质浓度结构。漏偏置区域(19),具有在位于距离LOCOS膜(5a)的下面某一深度范围的下方的深部具有杂质浓度的峰值位置那样的杂质浓度结构。
-
公开(公告)号:CN100570891C
公开(公告)日:2009-12-16
申请号:CN200610067980.2
申请日:2006-03-27
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0878 , H01L27/1203 , H01L29/063 , H01L29/0847 , H01L29/0886 , H01L29/1083 , H01L29/42364 , H01L29/66659 , H01L29/66681 , H01L29/66772 , H01L29/7824 , H01L29/7835 , H01L29/78621 , H01L29/78654
Abstract: 一种高耐压半导体装置,其形成在具有支承基板(101)、绝缘膜(102)和活性层(103)的SOI基板上,并具备:在活性层上形成的N型阱区(105)及P型漏极偏置区域(104)、在阱区上形成的P型源极区(106)、在漏极偏置区域上形成的P型漏极区域(108)、至少在被活性层中的源极区域及漏极偏置区域夹着的区域上形成的栅极绝缘膜(110)、在栅极绝缘膜上形成的栅电极(111),同时还具备漏极偏置区域之下形成的N型深阱区域(112)。深阱区域(112)形成用杂质的浓度峰值,存在于比漏极偏置区域(104)形成用杂质的浓度峰值更深的位置。实现了既抑制导通电阻的增加,又实现高耐压化。
-
公开(公告)号:CN102254947A
公开(公告)日:2011-11-23
申请号:CN201110135949.9
申请日:2011-05-20
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/0847 , H01L27/092 , H01L29/0696 , H01L29/0878 , H01L29/0886 , H01L29/1083 , H01L29/42368 , H01L29/66659 , H01L29/66681 , H01L29/7816 , H01L29/7835
Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置包括:第一杂质区域,其形成于具有第一导电型的半导体层的表面部,具有第二导电型;主体区域,其以与第一杂质区域接触的方式相邻地形成,具有第一导电型;第二杂质区域,其与主体区域分离而形成于第一杂质区域并具有第二导电型,其深度比第一杂质区域小;源极区域,其形成于主体区域的表面部,具有第二导电型;漏极区域,其形成于第二杂质区域的表面部,具有第二导电型;和隔着栅极绝缘膜形成的栅极电极。在半导体装置的优选实施方式中,第二杂质区域具有比第一杂质区域高的杂质浓度,并且第一杂质区域的深度小于1μm。
-
公开(公告)号:CN1316626C
公开(公告)日:2007-05-16
申请号:CN03102938.8
申请日:2003-01-24
Applicant: 松下电器产业株式会社
Abstract: 提供一种SOI型半导体装置,它是一种至少包括在绝缘膜上形成的包含半导体层(3)的SOI基板(50),和在半导体层3上形成的半导体有源元件(60)的SOI型半导体装置(1000)。在SOI型半导体装置上的半导体有源元件(60),形成在由为上述斑点状分离半导体层(3)的分离区域(4)所包围的元件形成区域(70)内,在形成了半导体有源元件(60)的元件形成区域(70)以外的半导体层(3)的一部分(80)上,形成了含有高浓度不纯物的吸收层(9),并且,在形成了半导体有源元件(60)的元件形成区域(70)内不形成吸收层(9)。
-
公开(公告)号:CN1841775A
公开(公告)日:2006-10-04
申请号:CN200610067980.2
申请日:2006-03-27
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0878 , H01L27/1203 , H01L29/063 , H01L29/0847 , H01L29/0886 , H01L29/1083 , H01L29/42364 , H01L29/66659 , H01L29/66681 , H01L29/66772 , H01L29/7824 , H01L29/7835 , H01L29/78621 , H01L29/78654
Abstract: 一种高耐压半导体装置,其形成在具有支承基板(101)、绝缘膜(102)和活性层(103)的SOI基板上,并具备:在活性层上形成的N型阱区(105)及P型漏极偏置区域(104)、在阱区上形成的P型源极区(106)、在漏极偏置区域上形成的P型漏极区域(108)、至少在被活性层中的源极区域及漏极偏置区域夹着的区域上形成的栅极绝缘膜(110)、在栅极绝缘膜上形成的栅电极(111),同时还具备漏极偏置区域之下形成的N型深阱区域(112)。深阱区域(112)形成用杂质的浓度峰值,存在于比漏极偏置区域(104)形成用杂质的浓度峰值更深的位置。实现了既抑制导通电阻的增加,又实现高耐压化。
-
公开(公告)号:CN1497738A
公开(公告)日:2004-05-19
申请号:CN200310102532.8
申请日:2003-10-22
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/84
CPC classification number: H01L21/84 , H01L27/1203 , H01L29/42384 , H01L29/78624
Abstract: 提供一种具有导通电阻小的N沟道晶体管的半导体装置及其制造方法。N沟道晶体管包括N型的源区域(13)、栅电极(14a)、P型的本体区域(16)、N型的漏偏置区域(19)、N型的漏区域的漏接点区域(20)。另外,包括由氧化硅薄膜(18)(薄膜部)和LOCOS膜(15a)(厚膜部)构成栅绝缘膜。本体区域(16),具有在表面附近为最大浓度,距离表面越远浓度越低的杂质浓度结构。漏偏置区域(19),具有在位于距离LOCOS膜(5a)的下面某一深度范围的下方的深部具有杂质浓度的峰值位置那样的杂质浓度结构。
-
公开(公告)号:CN1434518A
公开(公告)日:2003-08-06
申请号:CN03102938.8
申请日:2003-01-24
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/1203 , H01L21/76264 , H01L21/76283 , H01L21/76286 , H01L21/84
Abstract: 提供一种小型SOI型半导体装置。它是一种至少包括在绝缘膜(2)上形成的包含半导体层(3)的SOI基板(50),和在半导体层3上形成的能动型半导体元件(60)的SOI型半导体装置(1000)。在SOI型半导体装置上的能动型半导体元件(60),形成在由为斑点状分离半导体层(3)的分离区域(4)所包围的元件形成区域(70)内,在形成了能动型半导体元件(60)的元件形成区域(70)以外的半导体层(3)的一部分(80)上,形成了含有高浓度不纯物的吸收层(9),并且,在形成了能动型半导体元件(60)的元件形成区域(70)内不形成吸收层(9)。
-
-
-
-
-
-