逻辑集成电路的信号传输延迟时间的估算方法

    公开(公告)号:CN1097790C

    公开(公告)日:2003-01-01

    申请号:CN96104486.1

    申请日:1996-04-26

    CPC classification number: G06F17/5022

    Abstract: 评价具有经由单元间布线而相互连接多个反相器单元构造的反相器链中信号的传输延迟时间,分别把对于各个反相器单元的输入管脚的电压Vin1的上升沿的逻辑阈值电压Vth(rise)1设定为比该反相器单元的通断阈值电压Vthc1小的电压,把对于各个反相器单元的输入管脚的电压Vin2的下降沿的逻辑阈值电压Vth(fall)2设定为比该反相器单元的通断阈值电压Vthc2大的电压,以便保证各反相器单元的延迟时间Tpdc的评价结果为正值。

    逻辑集成电路的信号传输延迟时间的评价方法

    公开(公告)号:CN1139316A

    公开(公告)日:1997-01-01

    申请号:CN96104486.1

    申请日:1996-04-26

    CPC classification number: G06F17/5022

    Abstract: 评价具有经由单元间布线而相互连接多个反相器单元构造的反相器链中信号的传输延迟时间,分别把对于各个反相器单元的输入引线的电压Vin1的上升沿的逻辑阈值电压Vth(rise)1设定为比该反相器单元的通断阈值电压Vthc1小的电压,把对于各个反相器单元的输入引线的电压Vin2的下降沿的逻辑阈值电压Vthh(fall)2设定为比该反相器单元的通断阈值电压Vthc2大的电压,以便保证进行各反相器单元的正值延迟时间Tpdc的评价。

Patent Agency Ranking