-
公开(公告)号：CN1175124A
公开(公告)日：1998-03-04
申请号：CN97113185.6
申请日：1997-05-27
Applicant: 松下电器产业株式会社
CPC classification number: G11C27/04 , G11C27/00 , H03H19/004 , H04N9/78
Abstract: 模拟FIFO存储器,消除模拟信号误差高精度地读出写入的模拟信号。读出模拟信号之前,把存储器总线设定于规定电位以除去存储器总线寄生电容上的电荷。在断开写入电路与存储器总线,把读出电路和存储器总线连了起来的状态下,使读出电路的开关变成导通。由于读出电路运放的同相和反相输入端子变为同一电位,故第1和第2总线布线变成同一电位。因此,寄生电容的电荷被放电。由于各存储单元的开关已变成截止状态,故已贮存于电容元件上的电荷原样不动地进行保持。
-
Patent Agency Ranking
公开(公告)号：CN1252921C
公开(公告)日：2006-04-19
申请号：CN200310119589.9
申请日：2003-12-04
Applicant: 松下电器产业株式会社
CPC classification number: H03K5/133 , H03K5/1565
Abstract: 提供一种可以将时钟的占空比校正到50%的占空比校正电路。包括：将时钟(CK1)延迟后输出时钟(CK2)的延迟部(11A)；由分别以时钟(CK1、CK2)作为栅极输入的晶体管(12、13)和将其共同的漏极输出的信号(CK3’)反相后输出时钟(CK3)的反相器电路(16)所构成的时钟输出部(17)。延迟部(11A)按照让时钟(CK1)下降变化出现在占空比为50%的时刻那样对时钟(CK1)延迟。晶体管(12、13)分别根据时钟(CK1)的上升变化以及时钟(CK2)的下降变化从共同的漏极输出接地电压和电源电压(信号CK3’)。最后获得占空比大约为50%的时钟(CK3)。
-
公开(公告)号：CN1507156A
公开(公告)日：2004-06-23
申请号：CN200310119589.9
申请日：2003-12-04
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H03K5/133 , H03K5/1565
Abstract: 提供一种可以将时钟的占空比校正到50％的占空比校正电路。包括：将时钟(CK1)延迟后输出时钟(CK2)的延迟部(11A)；由分别以时钟(CK1、CK2)作为栅极输入的晶体管(12、13)和将其共同的漏极输出的信号(CK3’)反相后输出时钟(CK3)的反相器电路(16)所构成的时钟输出部(17)。延迟部(11A)按照让时钟(CK1)下降变化出现在占空比为50％的时刻那样对时钟(CK1)延迟。晶体管(12、13)分别根据时钟(CK1)的上升变化以及时钟(CK2)的下降变化从共同的漏极输出接地电压和电源电压(信号CK3’)。最后获得占空比大约为50％的时钟(CK3)。
-
公开(公告)号：CN1084025C
公开(公告)日：2002-05-01
申请号：CN97113185.6
申请日：1997-05-27
Applicant: 松下电器产业株式会社
IPC: G11C27/04
CPC classification number: G11C27/04 , G11C27/00 , H03H19/004 , H04N9/78
Abstract: 模拟FIFO存储器，消除模拟信号误差高精度地读出写入的模拟信号。读出模拟信号之前，把存储器总线设定于规定电位以除去存储器总线寄生电容上的电荷。在断开写入电路与存储器总线，把读出电路和存储器总线连了起来的状态下，使读出电路的开关变成导通。由于读出电路运放的同相和反相输入端子变为同一电位，故第1和第2总线布线变成同一电位。因此，寄生电容的电荷被放电。由于各存储单元的开关已变成截止状态，故已贮存于电容元件上的电荷原样不动地进行保持。
-
公开(公告)号：CN1168096C
公开(公告)日：2004-09-22
申请号：CN98808872.X
申请日：1998-09-25
Applicant: 松下电器产业株式会社
CPC classification number: G11C27/04 , G11C27/024
Abstract: 本发明提供了一种拥有存储模拟信号的多个存储元件的模拟存储器，其特征在于：备有输出用来使上述多个存储元件中的某一存储元件进行写入或者读出操作的地址选择信号的地址生成装置；上述地址生成装置和各个存储元件间的上述地址选择信号的传输路线的构成可做到：当上述地址选择信号驱动各个存储元件时，它的电气特性一致并且不会使该模拟存储器的输出信号里产生固定型噪声，在上述地址生成装置和各存储元件间，设置有将上述地址选择信号暂时地存储一下，再将它输出的暂时存储装置，上述暂时存储装置的构成，使它对各存储元件的输出特性一致。
-
公开(公告)号：CN1269907A
公开(公告)日：2000-10-11
申请号：CN98808872.X
申请日：1998-09-25
Applicant: 松下电器产业株式会社
CPC classification number: G11C27/04 , G11C27/024
Abstract: 旨在降低模拟存储器的固定型噪声。地址生成部(10)和存储模拟信号的各个存储元件(21)间的地址选择信号(SL)的传送路线的构成,可做到:在地址选择信号(SL)驱动各个存储元件(21)时,其电气特性不会使模拟存储器的输出信号里产生固定型噪声,且基本上一致。在地址生成部(10)和各个存储元件(21)之间,设置有暂时存储地址选择信号并将它输出的缓冲部(50),并使该缓冲部(50)对每一个存储元件(21)的输出特性都一样。还有,该缓冲部(50)和各个存储元件(21)间的布线的构成,使其电气特性基本上一致。这样,各个存储元件(21)的电荷馈通噪声基本上就一致了,固定型噪声被抑制。
-
-
-
-
-
Search Results
6
records
(took 0.026 seconds)
