模拟电路自动调整系统
    2.
    发明授权

    公开(公告)号:CN1326002C

    公开(公告)日:2007-07-11

    申请号:CN200410068217.2

    申请日:2004-08-25

    CPC classification number: G01R35/005 G01R31/316

    Abstract: 一种模拟电路自动调整系统,对特性按照输入的设定值变化的模拟电路——调整对象电路(2)进行调整,包括:存放值,作为所述设定值,向所述调整对象电路(2)输出的设定值存放部(26);检测所述调整对象电路(2)的特性后输出的特性检测部(12);求出所述设定值后输出,以便使所述调整对象电路2的特性最佳化的第1特性变更部(16);使用与所述第1特性变更部(16)不同的算法,求出更新所述设定值的值后输出,以便维持所述调整对象电路(2)的特性的第2特性变更部(18);选择所述第1及第2特性变更部(16、18)的输出中的某一个,将其存放到所述设定值存放部(26)的选择器(24)。可自动调整模拟电路以便始终以最佳的特性动作。

    占空比校正电路
    3.
    发明公开

    公开(公告)号:CN1507156A

    公开(公告)日:2004-06-23

    申请号:CN200310119589.9

    申请日:2003-12-04

    CPC classification number: H03K5/133 H03K5/1565

    Abstract: 提供一种可以将时钟的占空比校正到50%的占空比校正电路。包括:将时钟(CK1)延迟后输出时钟(CK2)的延迟部(11A);由分别以时钟(CK1、CK2)作为栅极输入的晶体管(12、13)和将其共同的漏极输出的信号(CK3’)反相后输出时钟(CK3)的反相器电路(16)所构成的时钟输出部(17)。延迟部(11A)按照让时钟(CK1)下降变化出现在占空比为50%的时刻那样对时钟(CK1)延迟。晶体管(12、13)分别根据时钟(CK1)的上升变化以及时钟(CK2)的下降变化从共同的漏极输出接地电压和电源电压(信号CK3’)。最后获得占空比大约为50%的时钟(CK3)。

    模拟电路自动调整系统
    4.
    发明公开

    公开(公告)号:CN1591246A

    公开(公告)日:2005-03-09

    申请号:CN200410068217.2

    申请日:2004-08-25

    CPC classification number: G01R35/005 G01R31/316

    Abstract: 一种模拟电路自动调整系统,对特性按照输入的设定值变化的模拟电路—调整对象电路(2)进行调整,包括:存放值,作为所述设定值,向所述调整对象电路(2)输出的设定值存放部(26);检测所述调整对象电路(2)的特性后输出的特性检测部(12);求出所述设定值后输出,以便使所述调整对象电路2的特性最佳化的第1特性变更部(16);使用与所述第1特性变更部(16)不同的算法,求出更新所述设定值的值后输出,以便维持所述调整对象电路(2)的特性的第2特性变更部(18);选择所述第1及第2特性变更部(16、18)的输出中的某一个,将其存放到所述设定值存放部(26)的选择器(24)。可自动调整模拟电路以便始终以最佳的特性动作。

    液晶驱动装置和液晶驱动单元

    公开(公告)号:CN1387178A

    公开(公告)日:2002-12-25

    申请号:CN02120363.6

    申请日:2002-05-23

    CPC classification number: G09G3/3685 G09G2310/027 G09G2310/04

    Abstract: 本发明公开了一种液晶驱动装置和液晶驱动单元,目的旨在将液晶驱动装置的结构简化。其结构是与液晶显示器107的各像素对应的数字信号DS由D/A变换部104变换为模拟信号AS。CCD延迟线103根据传输时钟信号TCK顺序传输输入的模拟信号AS。信号输出部110在接收到驱动控制信号SDC时从CCD延迟线103取得模拟信号AS,作为液晶显示器107的像素信号PS而输出。按照该结构,不需要与每一扫描线的像素数对应的大量的D/A变换器。

    占空比校正电路
    7.
    发明授权

    公开(公告)号:CN1252921C

    公开(公告)日:2006-04-19

    申请号:CN200310119589.9

    申请日:2003-12-04

    CPC classification number: H03K5/133 H03K5/1565

    Abstract: 提供一种可以将时钟的占空比校正到50%的占空比校正电路。包括:将时钟(CK1)延迟后输出时钟(CK2)的延迟部(11A);由分别以时钟(CK1、CK2)作为栅极输入的晶体管(12、13)和将其共同的漏极输出的信号(CK3’)反相后输出时钟(CK3)的反相器电路(16)所构成的时钟输出部(17)。延迟部(11A)按照让时钟(CK1)下降变化出现在占空比为50%的时刻那样对时钟(CK1)延迟。晶体管(12、13)分别根据时钟(CK1)的上升变化以及时钟(CK2)的下降变化从共同的漏极输出接地电压和电源电压(信号CK3’)。最后获得占空比大约为50%的时钟(CK3)。

Patent Agency Ranking