公开(公告)号：CN102349272A

公开(公告)日：2012-02-08

申请号：CN200980157961.0

申请日：2009-09-25

Applicant: 松下电器产业株式会社

Inventor： 森江太士 ,  宫阪修二 ,  蔵田和司 ,  工藤洋介

IPC: H04L13/08 ,  G10L19/00 ,  H04L1/00 ,  H04L29/08 ,  H04N7/26

CPC classification number: H03M7/40 ,  G10L19/005 ,  H04L65/602 ,  H04N19/146 ,  H04N19/44 ,  H04N19/89

Abstract: 在编码流解码装置中，填充确认电路(16)确认缓冲器电路(11)存储了充分量的流。之后，控制电路(13)反复开始向解码电路(12)输出控制信号以指示可变长解码处理。通过该解码处理的反复进行，在缓冲器电路(11)的总消耗流量变为阈值设定电路(14)的阈值以上的情况下，无效化电路(15)生成“1”值的解码无效化信号并输出给控制电路(13)。控制电路(13)在接受解码无效化信号时，向解码电路(12)输出用于指示解码处理的停止的控制信号，并且解码电路(12)停止解码处理。因此，不需要较长的等待时间而检测出流的错误。