-
公开(公告)号：CN101159129A
公开(公告)日：2008-04-09
申请号：CN200710186319.8
申请日：2004-12-24
Applicant: 松下电器产业株式会社
CPC classification number: G09G5/393 , G09G5/363 , G09G2360/128 , G11C7/1042
Abstract: 本发明提供一种DRAM控制装置以及DRAM控制方法。接口部(20)，在帧缓冲区的邻接的绘图块中，分配不同的SDRAM(1、2)。在进行跨越邻接的绘图块的处理时，通过例如对SDRAM(1、2)交互地执行有效命令，减少因执行间隔条件而引起的等待周期。而且，由于对SDRAM(1、2)分别地输出用于停止突发传输的时钟有效信号CKE(1)，CKE(2)，因此不需要用于停止突发传输的周期。因而，在采用DRAM作为帧缓冲进行图形处理的情况下，减少跨过绘图块处理时的资源消耗，使访问周期数比以往少。
-
Patent Agency Ranking
公开(公告)号：CN101027642A
公开(公告)日：2007-08-29
申请号：CN200580029708.9
申请日：2005-06-01
Applicant: 松下电器产业株式会社
Inventor： 蔵田和司
IPC: G06F9/48
CPC classification number: G06F9/462
Abstract: 在包括多个寄存器组的处理器中，当使用寄存器组之一执行任务，下一个要执行的任务的上下文被恢复到另一寄存器组。如果当前正在执行的任务的执行在恢复开始之前被挂起，则通过使用其中保留之前执行的任务的上下文的寄存器组并执行该任务以继续任务执行。
-
公开(公告)号：CN1637731A
公开(公告)日：2005-07-13
申请号：CN200410103659.6
申请日：2004-12-24
Applicant: 松下电器产业株式会社
CPC classification number: G09G5/393 , G09G5/363 , G09G2360/128 , G11C7/1042
Abstract: 接口部(20)，在帧缓冲区的邻接的绘图块中，分配不同的SDRAM(1、2)。在进行跨越邻接的绘图块的处理时，通过例如对SDRAM(1、2)交互地执行有效命令，减少因执行间隔条件而引起的等待周期。而且，由于对SDRAM(1、2)分别地输出用于停止突发传输的时钟有效信号CKE(1)，CKE(2)，因此不需要用于停止突发传输的周期。因而，在采用DRAM作为帧缓冲进行图形处理的情况下，减少跨过绘图块处理时的资源消耗，使访问周期数比以往少。
-
公开(公告)号：CN102349272A
公开(公告)日：2012-02-08
申请号：CN200980157961.0
申请日：2009-09-25
Applicant: 松下电器产业株式会社
CPC classification number: H03M7/40 , G10L19/005 , H04L65/602 , H04N19/146 , H04N19/44 , H04N19/89
Abstract: 在编码流解码装置中，填充确认电路(16)确认缓冲器电路(11)存储了充分量的流。之后，控制电路(13)反复开始向解码电路(12)输出控制信号以指示可变长解码处理。通过该解码处理的反复进行，在缓冲器电路(11)的总消耗流量变为阈值设定电路(14)的阈值以上的情况下，无效化电路(15)生成“1”值的解码无效化信号并输出给控制电路(13)。控制电路(13)在接受解码无效化信号时，向解码电路(12)输出用于指示解码处理的停止的控制信号，并且解码电路(12)停止解码处理。因此，不需要较长的等待时间而检测出流的错误。
-
公开(公告)号：CN100440153C
公开(公告)日：2008-12-03
申请号：CN200580029708.9
申请日：2005-06-01
Applicant: 松下电器产业株式会社
Inventor： 蔵田和司
IPC: G06F9/48
CPC classification number: G06F9/462
Abstract: 在包括多个寄存器组的处理器中，当使用寄存器组之一执行任务，下一个要执行的任务的上下文被恢复到另一寄存器组。如果当前正在执行的任务的执行在恢复开始之前被挂起，则通过使用其中保留之前执行的任务的上下文的寄存器组并执行该任务以继续任务执行。
-
公开(公告)号：CN100353348C
公开(公告)日：2007-12-05
申请号：CN200410103659.6
申请日：2004-12-24
Applicant: 松下电器产业株式会社
CPC classification number: G09G5/393 , G09G5/363 , G09G2360/128 , G11C7/1042
Abstract: 接口部(20)，在帧缓冲区的邻接的绘图块中，分配不同的SDRAM(1、2)。在进行跨越邻接的绘图块的处理时，通过例如对SDRAM(1、2)交互地执行有效命令，减少因执行间隔条件而引起的等待周期。而且，由于对SDRAM(1、2)分别地输出用于停止突发传输的时钟有效信号CKE(1)，CKE(2)，因此不需要用于停止突发传输的周期。因而，在采用DRAM作为帧缓冲进行图形处理的情况下，减少跨过绘图块处理时的资源消耗，使访问周期数比以往少。
-
-
-
-
-
Search Results
6
records
(took 0.029 seconds)
