公开(公告)号：CN1492497A

公开(公告)日：2004-04-28

申请号：CN03158409.8

申请日：2003-09-09

Applicant: 松下电器产业株式会社

Inventor： 岩西信房 ,  佐藤和弘 ,  石桥典子

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G06F17/5031 ,  G06F17/5045

Abstract: 本发明提供一种半导体集成电路的设计方法，可以不减少元件布置所需要的有效面积和电源焊盘以外所使用的焊盘数量，而且不增加处理时间，就能减少IR下降对时序的影响和IR下降自身，可以进行近似实际工作的时序仿真。在触发器驱动能力改变步骤，将任意触发器置换成所具有的延迟时间比从因电源布线的电阻成分引起电源电压产生压降的状态转变至理想电源的状态的时间长的触发器。由此，仅限定触发器来预先制作考虑IR下降的延迟库，可以减少库制作时间，且提高延迟计算步骤的延迟时间计算精度，进一步通过置换成驱动能力低的触发器，可以减少面积。

公开(公告)号：CN1271705C

公开(公告)日：2006-08-23

申请号：CN03158409.8

申请日：2003-09-09

Applicant: 松下电器产业株式会社

Inventor： 岩西信房 ,  佐藤和弘 ,  石桥典子

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G06F17/5031 ,  G06F17/5045

Abstract: 本发明提供一种半导体集成电路的设计方法，可以不减少元件布置所需要的有效面积和电源焊盘以外所使用的焊盘数量，而且不增加处理时间，就能减少IR下降对时序的影响和IR下降自身，可以进行近似实际工作的时序仿真。在触发器驱动能力改变步骤，将任意触发器置换成所具有的延迟时间比从因电源布线的电阻成分引起电源电压产生压降的状态转变至理想电源的状态的时间大的触发器。由此，仅限定触发器来预先制作考虑IR下降的延迟库，可以减少库制作时间，且提高延迟计算步骤的延迟时间计算精度，进一步通过置换成驱动能力低的触发器，可以减少面积。

公开(公告)号：CN1474448A

公开(公告)日：2004-02-11

申请号：CN03127819.1

申请日：2003-08-11

Applicant: 松下电器产业株式会社

Inventor： 佐藤和弘 ,  岩西信房 ,  石桥典子

IPC: H01L21/82 ,  H01L27/00 ,  G06F17/50

CPC classification number: G06F17/505 ,  G06F17/5022 ,  G06F17/5068

Abstract: 本发明提供一种半导体集成电路器件的设计方法，该半导体集成电路器件通过金属布线来连接硅晶片上形成的晶体管的端子间，其特征在于，具有以下步骤：第一步骤，输入有关上述晶体管的信息，进行概略布置以使上述晶体管间连接的布线距离和布线电容最小；第二步骤，根据上述晶体管的概略布置来制作有关压降值的信息；及第三步骤，根据有关上述压降值的信息来进行上述晶体管的布置。