公开(公告)号：CN1614764A

公开(公告)日：2005-05-11

申请号：CN200410088589.1

申请日：2004-11-05

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  青木英雄 ,  堀田尚二 ,  大岛隆文

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/76811 ,  H01L21/02052 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76813

Abstract: 本发明公开了一种半导体器件的制造方法，在形成布线沟之前形成通路孔的双金属镶嵌工序中，防止在对由SiOC膜构成的层间绝缘膜干法刻蚀时使用氧化铝掩模的情况下会产生的通路孔的形状不良。在中间隔着顶盖绝缘膜(31)地在由低介电常数的SiOC膜构成的层间绝缘膜(30)的上部形成了氧化铝掩模(32a)后，以光致抗蚀剂膜为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30)，由此形成通路孔(37)。其次，在除去了光致抗蚀剂膜之后，使用稀氟酸清洗液清洗通路孔(37)的内部，除去氧化铝残渣。然后，以氧化铝掩模(32a)为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30)，由此形成布线沟。