公开(公告)号：CN1614764A

公开(公告)日：2005-05-11

申请号：CN200410088589.1

申请日：2004-11-05

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  青木英雄 ,  堀田尚二 ,  大岛隆文

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/76811 ,  H01L21/02052 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76813

Abstract: 本发明公开了一种半导体器件的制造方法，在形成布线沟之前形成通路孔的双金属镶嵌工序中，防止在对由SiOC膜构成的层间绝缘膜干法刻蚀时使用氧化铝掩模的情况下会产生的通路孔的形状不良。在中间隔着顶盖绝缘膜(31)地在由低介电常数的SiOC膜构成的层间绝缘膜(30)的上部形成了氧化铝掩模(32a)后，以光致抗蚀剂膜为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30)，由此形成通路孔(37)。其次，在除去了光致抗蚀剂膜之后，使用稀氟酸清洗液清洗通路孔(37)的内部，除去氧化铝残渣。然后，以氧化铝掩模(32a)为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30)，由此形成布线沟。

公开(公告)号：CN100373609C

公开(公告)日：2008-03-05

申请号：CN200410029741.9

申请日：2004-03-24

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  大岛隆文 ,  三浦典子 ,  石川宪辅 ,  岩崎富生 ,  胜山清美 ,  斋藤达之 ,  田丸刚 ,  山口日出

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76811 ,  H01L21/314 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，目的是提高包含以铜作为主要成分的主导体膜的埋入布线的可靠性。在包含作为下层布线的布线(20)的上表面的绝缘膜(16)上，形成由铜的阻挡性优良的碳氮化硅膜组成的绝缘膜(21)，在绝缘膜(21)上形成由与低介电常数材料膜的粘合性优良的碳化硅膜组成的绝缘膜(22)，在绝缘膜(22)上，形成由低介电常数材料组成的绝缘膜(23)作为层间绝缘膜，之后，形成作为上层布线的布线(34)。使用绝缘膜(21)和绝缘膜(22)的层叠膜作为铜布线的阻挡绝缘膜，并将下层一侧的绝缘膜(21)做成高阻挡性的膜，将上层一侧的绝缘膜(22)做成高粘合性的膜。

公开(公告)号：CN1536660A

公开(公告)日：2004-10-13

申请号：CN200410029741.9

申请日：2004-03-24

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  大岛隆文 ,  三浦典子 ,  石川宪辅 ,  岩崎富生 ,  胜山清美 ,  斋藤达之 ,  田丸刚 ,  山口日出

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76811 ,  H01L21/314 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，目的是提高包含以铜作为主要成分的主导体膜的埋入布线的可靠性。在包含作为下层布线的布线(20)的上表面的绝缘膜(16)上，形成由铜的阻挡性优良的碳氮化硅膜组成的绝缘膜(21)，在绝缘膜(21)上形成由与低介电常数材料膜的粘合性优良的碳化硅膜组成的绝缘膜(22)，在绝缘膜(22)上，形成由低介电常数材料组成的绝缘膜(23)作为层间绝缘膜，之后，形成作为上层布线的布线(34)。使用绝缘膜(21)和绝缘膜(22)的层叠膜作为铜布线的阻挡绝缘膜，并将下层一侧的绝缘膜(21)做成高阻挡性的膜，将上层一侧的绝缘膜(22)做成高粘合性的膜。