公开(公告)号：CN101547358A

公开(公告)日：2009-09-30

申请号：CN200910005428.4

申请日：2009-01-20

Applicant: 株式会社瑞萨科技

Inventor： 松本圭介 ,  望月诚二 ,  岩田宪一 ,  泉原史幸 ,  木村基

IPC: H04N7/26 ,  H04N7/34

CPC classification number: H04N19/86 ,  H04N19/103 ,  H04N19/124 ,  H04N19/17 ,  H04N19/176 ,  H04N19/436 ,  H04N19/61

Abstract: 本发明提供了一种图像编码设备，在不形成条带的情况下，其不需要在跨过并行处理区域边界的连续宏块之间的量化参数的引用。图像编码设备从并行处理区域的顶部顺序地通过并行处理对编码目标图像的宏块进行编码，并且该图像编码设备具有用于每个并行处理区域的编码元件。当并行处理区域的顶部宏块的所有量化正交变换系数为零时，编码元件将非零系数添加到部分系数，使得系数为非零。因此，抑制在每个并行处理区域的顶部宏块中生成跳过宏块。由于没有必要形成条带，因此在并行处理区域边界上应用预测，因而编码效率提高。在解码时不会产生错误，并且解码图像质量不会劣化。

公开(公告)号：CN101446890A

公开(公告)日：2009-06-03

申请号：CN200810179480.7

申请日：2008-11-28

Applicant: 株式会社瑞萨科技

Inventor： 中田启明 ,  汤浅隆史 ,  泉原史幸 ,  秋江一志 ,  木村基

IPC: G06F5/06

CPC classification number: H04L49/901 ,  H04L49/90

Abstract: 本发明提供一种流处理装置、流处理方法和数据处理系统。与数据流区分而另行准备控制用流，根据控制用流而先进行程序和参数的更新。在对流处理装置内的程序和参数进行存储的存储器中准备双缓存区域。还预先记载输入到控制用流中的数据流的位置，用于读出数据流的缓存器也进行多路化，从而先读出进行下一处理的数据流的起始部分。根据本发明，能够提供一种能够使连续地处理多个数据流时的处理性能提高的流处理装置。